intel Interlaken 2nd Gen FPGA IP ਰੀਲੀਜ਼ ਨੋਟਸ
ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel® FPGA IP ਰੀਲੀਜ਼ ਨੋਟਸ
ਜੇਕਰ ਕਿਸੇ ਖਾਸ IP ਕੋਰ ਸੰਸਕਰਣ ਲਈ ਇੱਕ ਰੀਲਿਜ਼ ਨੋਟ ਉਪਲਬਧ ਨਹੀਂ ਹੈ, ਤਾਂ IP ਕੋਰ ਵਿੱਚ ਉਸ ਸੰਸਕਰਣ ਵਿੱਚ ਕੋਈ ਬਦਲਾਅ ਨਹੀਂ ਹਨ। v18.1 ਤੱਕ IP ਅੱਪਡੇਟ ਰੀਲੀਜ਼ਾਂ ਬਾਰੇ ਜਾਣਕਾਰੀ ਲਈ, Intel Quartus Prime Design Suite Update Release Notes ਵੇਖੋ। Intel® FPGA IP ਸੰਸਕਰਣ v19.1 ਤੱਕ Intel Quartus® Prime Design Suite ਸਾਫਟਵੇਅਰ ਸੰਸਕਰਣਾਂ ਨਾਲ ਮੇਲ ਖਾਂਦੇ ਹਨ। Intel Quartus Prime Design Suite ਸਾਫਟਵੇਅਰ ਸੰਸਕਰਣ 19.2 ਵਿੱਚ ਸ਼ੁਰੂ ਕਰਦੇ ਹੋਏ, Intel FPGA IP ਦੀ ਇੱਕ ਨਵੀਂ ਸੰਸਕਰਣ ਯੋਜਨਾ ਹੈ। Intel FPGA IP ਸੰਸਕਰਣ (XYZ) ਨੰਬਰ ਹਰੇਕ Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਸੰਸਕਰਣ ਦੇ ਨਾਲ ਬਦਲ ਸਕਦਾ ਹੈ। ਵਿੱਚ ਇੱਕ ਤਬਦੀਲੀ:
- X IP ਦੇ ਇੱਕ ਵੱਡੇ ਸੰਸ਼ੋਧਨ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਜੇਕਰ ਤੁਸੀਂ Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਨੂੰ ਅੱਪਡੇਟ ਕਰਦੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ IP ਨੂੰ ਦੁਬਾਰਾ ਬਣਾਉਣਾ ਪਵੇਗਾ।
- Y ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ IP ਵਿੱਚ ਨਵੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਸ਼ਾਮਲ ਹਨ। ਇਹਨਾਂ ਨਵੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਨ ਲਈ ਆਪਣੇ IP ਨੂੰ ਦੁਬਾਰਾ ਬਣਾਓ।
- Z ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ IP ਵਿੱਚ ਮਾਮੂਲੀ ਤਬਦੀਲੀਆਂ ਸ਼ਾਮਲ ਹਨ। ਇਹਨਾਂ ਤਬਦੀਲੀਆਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਨ ਲਈ ਆਪਣੇ IP ਨੂੰ ਦੁਬਾਰਾ ਬਣਾਓ।
- Intel Quartus Prime Design Suite ਅਪਡੇਟ ਰੀਲੀਜ਼ ਨੋਟਸ
- ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ
- ਗਿਆਨ ਅਧਾਰ ਵਿੱਚ ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) ਇੰਟੈਲ FPGA IP ਲਈ ਇਰੱਟਾ
- ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel Stratix 2 FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ
- ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel Agilex FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ
- Intel FPGA IP ਕੋਰ ਦੀ ਜਾਣ-ਪਛਾਣ
ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel FPGA IP v2
ਸਾਰਣੀ 1. v20.0.0 2020.10.05
| Intel Quartus Prime ਸੰਸਕਰਣ | ਵਰਣਨ | ਪ੍ਰਭਾਵ |
|
20.3 |
25.78125 Gbps ਡਾਟਾ ਦਰ ਲਈ ਸਮਰਥਨ ਜੋੜਿਆ ਗਿਆ। | - |
| ਡਾਟਾ ਦਰਾਂ ਨੂੰ 25.3 Gbps ਤੋਂ 25.28 Gbps ਅਤੇ 25.8 Gbps ਤੋਂ 25.78125 Gbps ਤੱਕ ਸੋਧਿਆ ਗਿਆ ਹੈ। |
- |
ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਦੀ ਵਾਰੰਟੀ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਸਾਰ ਕਰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਐਪਲੀਕੇਸ਼ਨ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ ਕਿ ਉਹ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ।
ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel FPGA IP v2
ਸਾਰਣੀ 2. v19.3.0 2020.06.22
| Intel Quartus Prime ਸੰਸਕਰਣ | ਵਰਣਨ | ਪ੍ਰਭਾਵ |
|
19.3.0 |
IP ਹੁਣ ਇੰਟਰਲੇਕਨ ਲੁੱਕ-ਸਾਈਡ ਵਿਸ਼ੇਸ਼ਤਾ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। | - |
| ਨਵਾਂ ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆ ਇੰਟਰਲੇਕਨ ਲੁੱਕ-ਸਾਈਡ ਮੋਡ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ IP ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਵਿੱਚ ਪੈਰਾਮੀਟਰ। | ਤੁਸੀਂ ਇੰਟਰਲੇਕਨ ਲੁੱਕ-ਸਾਈਡ ਮੋਡ ਵਿੱਚ IP ਨੂੰ ਕੌਂਫਿਗਰ ਕਰ ਸਕਦੇ ਹੋ। | |
| ਟ੍ਰਾਂਸਫਰ ਮੋਡ ਦੀ ਚੋਣ ਪੈਰਾਮੀਟਰ ਨੂੰ Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਦੇ ਮੌਜੂਦਾ ਸੰਸਕਰਣ ਤੋਂ ਹਟਾ ਦਿੱਤਾ ਗਿਆ ਹੈ। |
- |
|
| H- ਟਾਇਲ ਅਤੇ ਈ-ਟਾਈਲ (NRZ ਮੋਡ) IP ਕੋਰ ਭਿੰਨਤਾਵਾਂ ਵਿੱਚ ਲੇਨਾਂ 12.5 ਦੀ ਸੰਖਿਆ ਲਈ 10 Gbps ਡੇਟਾ ਰੇਟ ਸਮਰਥਨ ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆ ਹੈ। |
- |
|
| IP ਤੋਂ ਹੇਠਾਂ ਦਿੱਤੇ ਸਿਗਨਲਾਂ ਨੂੰ ਹਟਾਇਆ ਗਿਆ:
• rx_pma_data • tx_pma_data • itx_hungry • itx_hungry |
- |
|
| ਹੇਠਾਂ ਦਿੱਤੇ ਨਵੇਂ ਸਿਗਨਲ ਸ਼ਾਮਲ ਕੀਤੇ ਗਏ:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_credit • irx_credit |
- |
|
| ਰਜਿਸਟਰ ਮੈਪ ਤੋਂ ਹੇਠਾਂ ਦਿੱਤੇ ਦੋ ਆਫਸੈਟਾਂ ਨੂੰ ਹਟਾਇਆ ਗਿਆ:
• 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR |
- |
|
| ਡਿਜ਼ਾਈਨ ਦੀ ਹਾਰਡਵੇਅਰ ਟੈਸਟਿੰਗ ਸਾਬਕਾample ਹੁਣ Intel Agilex™ ਡਿਵਾਈਸਾਂ ਲਈ ਉਪਲਬਧ ਹੈ। | ਤੁਸੀਂ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਦੀ ਜਾਂਚ ਕਰ ਸਕਦੇ ਹੋampLe on Intel Agilex F- ਸੀਰੀਜ਼ ਟ੍ਰਾਂਸਸੀਵਰ-SoC ਵਿਕਾਸ ਕਿੱਟ. | |
| ਤੁਸੀਂ ਆਪਣੇ ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) ਆਈਪੀ ਉਦਾਹਰਣ ਲਈ ਡੇਟਾ ਰੇਟ ਅਤੇ ਟ੍ਰਾਂਸਸੀਵਰ ਸੰਦਰਭ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਥੋੜੇ ਵੱਖਰੇ ਮੁੱਲਾਂ ਵਿੱਚ ਬਦਲ ਸਕਦੇ ਹੋ ਜੋ Intel Stratix® 2 H-tile ਜਾਂ E-tile ਡਿਵਾਈਸ ਨੂੰ ਨਿਸ਼ਾਨਾ ਬਣਾਉਂਦਾ ਹੈ। ਡਾਟਾ ਦਰ ਨੂੰ ਕਿਵੇਂ ਬਦਲਣਾ ਹੈ ਇਸ ਬਾਰੇ ਜਾਣਕਾਰੀ ਲਈ ਇਸ KDB ਨੂੰ ਵੇਖੋ। |
ਤੁਸੀਂ ਟਾਈਲਾਂ ਦੇ ਆਧਾਰ 'ਤੇ ਡਾਟਾ ਦਰਾਂ ਨੂੰ ਅਨੁਕੂਲਿਤ ਕਰ ਸਕਦੇ ਹੋ। |
ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel FPGA IP v2
ਸਾਰਣੀ 3. v19.2.1 2019.09.27
| Intel Quartus Prime ਸੰਸਕਰਣ | ਵਰਣਨ | ਪ੍ਰਭਾਵ |
|
19.3 |
ਈ-ਟਾਈਲ ਟ੍ਰਾਂਸਸੀਵਰਾਂ ਵਾਲੇ ਇੰਟੇਲ ਐਜੀਲੈਕਸ ਡਿਵਾਈਸਾਂ ਲਈ ਜਨਤਕ ਰਿਲੀਜ਼। | - |
| ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) ਦਾ ਨਾਮ ਬਦਲ ਕੇ ਇੰਟੈਲ ਸਟ੍ਰੈਟਿਕਸ 2 ਐਫਪੀਜੀਏ ਆਈਪੀ ਨੂੰ ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) ਇੰਟੇਲ ਐਫਪੀਜੀਏ ਆਈਪੀ ਰੱਖਿਆ ਗਿਆ |
- |
ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel Stratix 2 FPGA IP v10 ਅੱਪਡੇਟ 18.1
ਸਾਰਣੀ 4. ਸੰਸਕਰਣ 18.1 ਅੱਪਡੇਟ 1 2019.03.15
| ਵਰਣਨ | ਪ੍ਰਭਾਵ |
| ਮਲਟੀ-ਸੈਗਮੈਂਟ ਮੋਡ ਸਮਰਥਨ ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆ। | - |
| ਜੋੜਿਆ ਗਿਆ ਖੰਡਾਂ ਦੀ ਗਿਣਤੀ ਪੈਰਾਮੀਟਰ। | - |
| • ਹੇਠਾਂ ਦਿੱਤੇ ਅਨੁਸਾਰ ਲੇਨ ਅਤੇ ਡੇਟਾ ਰੇਟ ਸੰਜੋਗਾਂ ਲਈ ਸਮਰਥਨ ਜੋੜਿਆ ਗਿਆ ਹੈ:
- Intel Stratix 10 L-ਟਾਈਲ ਡਿਵਾਈਸਾਂ ਲਈ: • 4/12.5/25.3 Gbps ਲੇਨ ਦਰਾਂ ਨਾਲ 25.8 ਲੇਨ • 8 Gbps ਲੇਨ ਦਰਾਂ ਦੇ ਨਾਲ 12.5 ਲੇਨ — Intel Stratix 10 H-ਟਾਈਲ ਡਿਵਾਈਸਾਂ ਲਈ: • 4/12.5/25.3 Gbps ਲੇਨ ਦਰਾਂ ਨਾਲ 25.8 ਲੇਨ • 8/12.5/25.3 Gbps ਲੇਨ ਦਰਾਂ ਨਾਲ 25.8 ਲੇਨ • 10/25.3 Gbps ਲੇਨ ਦਰਾਂ ਦੇ ਨਾਲ 25.8 ਲੇਨ — Intel Stratix 10 E-tile (NRZ) ਡਿਵਾਈਸਾਂ ਲਈ: • 4/6.25/12.5/25.3 Gbps ਲੇਨ ਦਰਾਂ ਨਾਲ 25.8 ਲੇਨ • 8/12.5/25.3 Gbps ਲੇਨ ਦਰਾਂ ਨਾਲ 25.8 ਲੇਨ • 10/25.3 Gbps ਲੇਨ ਦਰਾਂ ਦੇ ਨਾਲ 25.8 ਲੇਨ • 12 Gbps ਲੇਨ ਦਰ ਨਾਲ 10.3125 ਲੇਨ |
- |
| • ਹੇਠਾਂ ਦਿੱਤੇ ਨਵੇਂ ਟਰਾਂਸਮਿਟ ਯੂਜ਼ਰ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਸ਼ਾਮਲ ਕੀਤੇ ਗਏ ਹਨ:
— itx_eob1 — itx_eopbits1 — itx_chan1 |
- |
| • ਹੇਠਾਂ ਦਿੱਤੇ ਨਵੇਂ ਰਿਸੀਵਰ ਯੂਜ਼ਰ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਸ਼ਾਮਲ ਕੀਤੇ ਗਏ ਹਨ:
— irx_eob1 — irx_eopbits1 — irx_chan1 — irx_err1 - irx_err |
- |
ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel Stratix 2 FPGA IP v10
ਸਾਰਣੀ 5. ਸੰਸਕਰਣ 18.1 2018.09.10
| ਵਰਣਨ | ਪ੍ਰਭਾਵ | ਨੋਟਸ |
| ਦਸਤਾਵੇਜ਼ ਟਾਇਲ ਦਾ ਨਾਮ ਬਦਲਿਆ ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel Stratix 2 FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ |
- |
- |
| ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) IP ਕੋਰ ਲਈ VHDL ਸਿਮੂਲੇਸ਼ਨ ਮਾਡਲ ਅਤੇ ਟੈਸਟਬੈਂਚ ਸਮਰਥਨ ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆ। |
- |
- |
| ਹੇਠਾਂ ਦਿੱਤੇ ਨਵੇਂ ਰਜਿਸਟਰਾਂ ਨੂੰ IP ਕੋਰ ਵਿੱਚ ਜੋੜਿਆ ਗਿਆ: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ILLEGAL_ ਰਾਜ |
- | ਇਹ ਰਜਿਸਟਰ ਸਿਰਫ਼ Intel Stratix 10 E-Tile ਡਿਵਾਈਸ ਵੇਰੀਏਸ਼ਨ ਵਿੱਚ ਉਪਲਬਧ ਹਨ। |
| • ILKN_FEC_XCODER_RX_ILLEGAL_ ਰਾਜ |
ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel FPGA IP v2
ਸਾਰਣੀ 6. ਸੰਸਕਰਣ 18.0.1 ਜੁਲਾਈ 2018
| ਵਰਣਨ | ਪ੍ਰਭਾਵ | ਨੋਟਸ |
| ਈ-ਟਾਈਲ ਟ੍ਰਾਂਸਸੀਵਰਾਂ ਵਾਲੇ Intel Stratix 10 ਡਿਵਾਈਸਾਂ ਲਈ ਸਮਰਥਨ ਜੋੜਿਆ ਗਿਆ। |
- |
- |
| PAM53.125 ਮੋਡ ਵਿੱਚ Intel Stratix 10 E-Tile ਡਿਵਾਈਸਾਂ ਲਈ 4 Gbps ਡਾਟਾ ਰੇਟ ਸਮਰਥਨ ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆ। |
- |
- |
| PAM10 ਮੋਡ ਵਿੱਚ Intel Stratix 4 E-Tile ਡਿਵਾਈਸਾਂ ਲਈ ਘੜੀ ਸਿਗਨਲ mac_clkin ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆ |
- |
- |
ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel FPGA IP v2
ਸਾਰਣੀ 7. ਸੰਸਕਰਣ 18.0 ਮਈ 2018
| ਵਰਣਨ | ਪ੍ਰਭਾਵ | ਨੋਟਸ |
| ਇੰਟੈਲ ਰੀਬ੍ਰਾਂਡਿੰਗ ਦੇ ਅਨੁਸਾਰ ਇੰਟਰਲੇਕਨ ਆਈਪੀ ਕੋਰ (ਦੂਜੀ ਪੀੜ੍ਹੀ) ਦਾ ਨਾਮ ਬਦਲ ਕੇ ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) ਇੰਟੇਲ ਐਫਪੀਜੀਏ ਆਈਪੀ ਰੱਖਿਆ ਗਿਆ ਹੈ। |
- |
- |
| ਲੇਨਾਂ 25.8 ਅਤੇ 6 ਦੀ ਸੰਖਿਆ ਲਈ 12 Gbps ਡਾਟਾ ਦਰ ਸਮਰਥਨ ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆ। |
- |
- |
| Cadence Xcelium* ਪੈਰਲਲ ਸਿਮੂਲੇਟਰ ਲਈ ਸਮਰਥਨ ਜੋੜਿਆ ਗਿਆ। |
- |
- |
ਇੰਟਰਲੇਕਨ IP ਕੋਰ (ਦੂਜੀ ਪੀੜ੍ਹੀ) v2
ਸਾਰਣੀ 8. ਸੰਸਕਰਣ 17.1 ਨਵੰਬਰ 2017
| ਵਰਣਨ | ਪ੍ਰਭਾਵ | ਨੋਟਸ |
| Intel FPGA IP ਲਾਇਬ੍ਰੇਰੀ ਵਿੱਚ ਸ਼ੁਰੂਆਤੀ ਰੀਲੀਜ਼। | - | - |
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
ਇੰਟਰਲੇਕਨ ਆਈਪੀ ਕੋਰ (ਦੂਜੀ ਪੀੜ੍ਹੀ) ਉਪਭੋਗਤਾ ਗਾਈਡ
ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ ਆਰਕਾਈਵਜ਼
| ਕੁਆਰਟਸ ਸੰਸਕਰਣ | IP ਕੋਰ ਸੰਸਕਰਣ | ਯੂਜ਼ਰ ਗਾਈਡ |
| 20.2 | 19.3.0 | ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ |
| 19.3 | 19.2.1 | ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ |
| 19.2 | 19.2 | ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ |
| 18.1.1 | 18.1.1 | ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel Stratix 2 FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ |
| 18.1 | 18.1 | ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel Stratix 2 FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ |
| 18.0.1 | 18.0.1 | ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ |
| 18.0 | 18.0 | ਇੰਟਰਲੇਕਨ (ਦੂਜੀ ਪੀੜ੍ਹੀ) Intel FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ |
| 17.1 | 17.1 | ਇੰਟਰਲੇਕਨ ਆਈਪੀ ਕੋਰ (ਦੂਜੀ ਪੀੜ੍ਹੀ) ਉਪਭੋਗਤਾ ਗਾਈਡ |
IP ਸੰਸਕਰਣ v19.1 ਤੱਕ ਦੇ Intel Quartus Prime Design Suite ਸਾਫਟਵੇਅਰ ਸੰਸਕਰਣਾਂ ਦੇ ਸਮਾਨ ਹਨ। Intel Quartus Prime Design Suite ਸਾਫਟਵੇਅਰ ਸੰਸਕਰਣ 19.2 ਜਾਂ ਬਾਅਦ ਦੇ ਸੰਸਕਰਣ ਤੋਂ, IP ਕੋਰਾਂ ਦੀ ਇੱਕ ਨਵੀਂ IP ਸੰਸਕਰਣ ਯੋਜਨਾ ਹੈ। ਜੇਕਰ ਇੱਕ IP ਕੋਰ ਸੰਸਕਰਣ ਸੂਚੀਬੱਧ ਨਹੀਂ ਹੈ, ਤਾਂ ਪਿਛਲੇ IP ਕੋਰ ਸੰਸਕਰਣ ਲਈ ਉਪਭੋਗਤਾ ਗਾਈਡ ਲਾਗੂ ਹੁੰਦੀ ਹੈ।
ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ
 |
intel Interlaken 2nd Gen FPGA IP ਰੀਲੀਜ਼ ਨੋਟਸ [pdf] ਹਦਾਇਤਾਂ ਇੰਟਰਲੇਕਨ 2nd Gen FPGA IP ਰੀਲੀਜ਼ ਨੋਟਸ, ਇੰਟਰਲੇਕਨ 2nd Gen, FPGA IP ਰੀਲੀਜ਼ ਨੋਟਸ |
