intel F-Tile Interlaken FPGA IPDesign Exampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ

 

Intel® Quartus® Prime Design Suite ਲਈ ਅੱਪਡੇਟ ਕੀਤਾ ਗਿਆ: 21.4
IP ਸੰਸਕਰਣ: 3.1.0

1. ਤੇਜ਼ ਸ਼ੁਰੂਆਤੀ ਗਾਈਡ

F-Tile Interlaken Intel® FPGA IP ਕੋਰ ਇੱਕ ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ ਅਤੇ ਇੱਕ ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।ample ਜੋ ਕੰਪਾਇਲੇਸ਼ਨ ਅਤੇ ਹਾਰਡਵੇਅਰ ਟੈਸਟਿੰਗ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਜਦੋਂ ਤੁਸੀਂ ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਦੇ ਹੋ ਤਾਂ ਸਾਬਕਾample, ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਆਟੋਮੈਟਿਕਲੀ ਬਣਾਉਂਦਾ ਹੈ fileਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ, ਕੰਪਾਇਲ ਅਤੇ ਟੈਸਟ ਕਰਨ ਲਈ ਜ਼ਰੂਰੀ ਹੈ।

ਟੈਸਟਬੈਂਚ ਅਤੇ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample F-ਟਾਈਲ ਡਿਵਾਈਸਾਂ ਲਈ NRZ ਅਤੇ PAM4 ਮੋਡ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
ਐੱਫ-ਟਾਈਲ ਇੰਟਰਲੇਕਨ ਇੰਟੇਲ ਐੱਫਪੀਜੀਏ ਆਈਪੀ ਕੋਰ ਡਿਜ਼ਾਈਨ ਐਕਸ ਤਿਆਰ ਕਰਦਾ ਹੈampਲੇਨਾਂ ਦੀ ਸੰਖਿਆ ਅਤੇ ਡੇਟਾ ਦਰਾਂ ਦੇ ਹੇਠਲੇ ਸਮਰਥਿਤ ਸੰਜੋਗਾਂ ਲਈ les.

ਸਾਰਣੀ 1. ਲੇਨਾਂ ਦੀ ਸੰਖਿਆ ਅਤੇ ਡੇਟਾ ਦਰਾਂ ਦੇ IP ਸਹਿਯੋਗੀ ਸੰਜੋਗ
ਹੇਠਾਂ ਦਿੱਤੇ ਸੰਜੋਗ Intel Quartus® Prime Pro ਐਡੀਸ਼ਨ ਸਾਫਟਵੇਅਰ ਸੰਸਕਰਣ 21.4 ਵਿੱਚ ਸਮਰਥਿਤ ਹਨ। ਸਾਰੇ
ਹੋਰ ਸੰਜੋਗ Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਦੇ ਭਵਿੱਖ ਦੇ ਸੰਸਕਰਣ ਵਿੱਚ ਸਮਰਥਿਤ ਹੋਣਗੇ।

 

ਚਿੱਤਰ 1. ਡਿਜ਼ਾਈਨ ਲਈ ਵਿਕਾਸ ਦੇ ਪੜਾਅ ਸਾਬਕਾample

(1) ਇਹ ਵੇਰੀਐਂਟ ਇੰਟਰਲੇਕਨ ਲੁੱਕ-ਸਾਈਡ ਮੋਡ ਨੂੰ ਸਪੋਰਟ ਕਰਦਾ ਹੈ।
(2) ਇੱਕ 10-ਲੇਨ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡਿਜ਼ਾਈਨ ਲਈ, ਚੈਨਲ ਸਕਿਊ ਨੂੰ ਘੱਟ ਕਰਨ ਲਈ ਬਾਂਡਡ ਟ੍ਰਾਂਸਸੀਵਰ ਕਲਾਕਿੰਗ ਨੂੰ ਸਮਰੱਥ ਕਰਨ ਲਈ F-ਟਾਈਲ ਨੂੰ TX PMA ਦੀਆਂ 12 ਲੇਨਾਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।

*ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

F-ਟਾਈਲ ਇੰਟਰਲੇਕਨ ਇੰਟੇਲ FPGA IP ਕੋਰ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਹੇਠ ਲਿਖੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ:

• ਅੰਦਰੂਨੀ TX ਤੋਂ RX ਸੀਰੀਅਲ ਲੂਪਬੈਕ ਮੋਡ
• ਆਟੋਮੈਟਿਕਲੀ ਸਥਿਰ ਆਕਾਰ ਦੇ ਪੈਕੇਟ ਤਿਆਰ ਕਰਦਾ ਹੈ
• ਬੁਨਿਆਦੀ ਪੈਕੇਟ ਜਾਂਚ ਸਮਰੱਥਾਵਾਂ
• ਰੀ-ਟੈਸਟਿੰਗ ਦੇ ਉਦੇਸ਼ ਲਈ ਡਿਜ਼ਾਈਨ ਨੂੰ ਰੀਸੈਟ ਕਰਨ ਲਈ ਸਿਸਟਮ ਕੰਸੋਲ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੀ ਸਮਰੱਥਾ

ਚਿੱਤਰ 2. ਉੱਚ-ਪੱਧਰੀ ਬਲਾਕ ਡਾਇਗ੍ਰਾਮ

ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ

• F-ਟਾਈਲ ਇੰਟਰਲੇਕਨ ਇੰਟੇਲ FPGA IP ਯੂਜ਼ਰ ਗਾਈਡ
• F-Tile Interlaken Intel FPGA IP ਰੀਲੀਜ਼ ਨੋਟਸ

1.1 ਹਾਰਡਵੇਅਰ ਅਤੇ ਸਾਫਟਵੇਅਰ ਲੋੜਾਂ
ਸਾਬਕਾ ਦੀ ਜਾਂਚ ਕਰਨ ਲਈample design, ਹੇਠ ਦਿੱਤੇ ਹਾਰਡਵੇਅਰ ਅਤੇ ਸੌਫਟਵੇਅਰ ਦੀ ਵਰਤੋਂ ਕਰੋ:

• Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਸਾਫਟਵੇਅਰ ਵਰਜਨ 21.4
• ਸਿਸਟਮ ਕੰਸੋਲ Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਸੌਫਟਵੇਅਰ ਨਾਲ ਉਪਲਬਧ ਹੈ
• ਇੱਕ ਸਮਰਥਿਤ ਸਿਮੂਲੇਟਰ:
  - ਸਿਨੋਪਸਿਸ * VCS*
  - Synopsys VCS MX
  - ਸੀਮੇਂਸ* EDA ਮਾਡਲਸਿਮ* SE ਜਾਂ Questa*
  - ਕੈਡੈਂਸ * ਐਕਸਸੀਲੀਅਮ *
• Intel Agilex™ I-ਸੀਰੀਜ਼ ਟ੍ਰਾਂਸਸੀਵਰ-SoC ਵਿਕਾਸ ਕਿੱਟ

1.2 ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨਾ
ਚਿੱਤਰ 3. ਵਿਧੀ

ਡਿਜ਼ਾਈਨ ਐਕਸ ਬਣਾਉਣ ਲਈ ਇਹਨਾਂ ਕਦਮਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋample ਅਤੇ testbench:

1. Intel Quartus Prime Pro Edition ਸਾਫਟਵੇਅਰ ਵਿੱਚ, ਕਲਿੱਕ ਕਰੋ File ➤ ਨਵਾਂ Intel Quartus Prime ਪ੍ਰੋਜੈਕਟ ਬਣਾਉਣ ਲਈ ਨਵਾਂ ਪ੍ਰੋਜੈਕਟ ਵਿਜ਼ਾਰਡ, ਜਾਂ ਕਲਿੱਕ ਕਰੋ File ➤ ਇੱਕ ਮੌਜੂਦਾ Intel Quartus Prime ਪ੍ਰੋਜੈਕਟ ਨੂੰ ਖੋਲ੍ਹਣ ਲਈ ਓਪਨ ਪ੍ਰੋਜੈਕਟ। ਵਿਜ਼ਾਰਡ ਤੁਹਾਨੂੰ ਇੱਕ ਡਿਵਾਈਸ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਪੁੱਛਦਾ ਹੈ।
2. ਡਿਵਾਈਸ ਫੈਮਿਲੀ Agilex ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰੋ ਅਤੇ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਲਈ F-Tile ਵਾਲਾ ਡਿਵਾਈਸ ਚੁਣੋ।
3. IP ਕੈਟਾਲਾਗ ਵਿੱਚ, F-Tile Interlaken Intel FPGA IP ਨੂੰ ਲੱਭੋ ਅਤੇ ਦੋ ਵਾਰ ਕਲਿੱਕ ਕਰੋ। ਨਵਾਂ IP ਵੇਰੀਐਂਟ ਵਿੰਡੋ ਦਿਖਾਈ ਦਿੰਦੀ ਹੈ।
4. ਇੱਕ ਉੱਚ-ਪੱਧਰ ਦਾ ਨਾਮ ਦਿਓ ਤੁਹਾਡੀ ਕਸਟਮ IP ਪਰਿਵਰਤਨ ਲਈ। ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ IP ਪਰਿਵਰਤਨ ਸੈਟਿੰਗਾਂ ਨੂੰ ਏ ਵਿੱਚ ਸੁਰੱਖਿਅਤ ਕਰਦਾ ਹੈ file ਨਾਮ ਦਿੱਤਾ ਗਿਆ .ਆਈ.ਪੀ.
5. ਕਲਿਕ ਕਰੋ ਠੀਕ ਹੈ. ਪੈਰਾਮੀਟਰ ਐਡੀਟਰ ਦਿਸਦਾ ਹੈ।

ਚਿੱਤਰ 4. ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਟੈਬ

6. IP ਟੈਬ 'ਤੇ, ਆਪਣੇ IP ਕੋਰ ਪਰਿਵਰਤਨ ਲਈ ਮਾਪਦੰਡ ਨਿਰਧਾਰਤ ਕਰੋ।
7. ਸਾਬਕਾ 'ਤੇampਡਿਜ਼ਾਈਨ ਟੈਬ 'ਤੇ, ਟੈਸਟਬੈਂਚ ਬਣਾਉਣ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਵਿਕਲਪ ਦੀ ਚੋਣ ਕਰੋ। ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਐਕਸ ਤਿਆਰ ਕਰਨ ਲਈ ਸਿੰਥੇਸਿਸ ਵਿਕਲਪ ਦੀ ਚੋਣ ਕਰੋample. ਡਿਜ਼ਾਈਨ ਐਕਸ ਬਣਾਉਣ ਲਈ ਤੁਹਾਨੂੰ ਸਿਮੂਲੇਸ਼ਨ ਅਤੇ ਸਿੰਥੇਸਿਸ ਵਿਕਲਪਾਂ ਵਿੱਚੋਂ ਘੱਟੋ-ਘੱਟ ਇੱਕ ਦੀ ਚੋਣ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈample.
8. ਤਿਆਰ ਕੀਤੇ HDL ਫਾਰਮੈਟ ਲਈ, ਵੇਰੀਲੌਗ ਅਤੇ VHDL ਵਿਕਲਪ ਉਪਲਬਧ ਹਨ।
9. ਟਾਰਗੇਟ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਲਈ, Agilex I-ਸੀਰੀਜ਼ ਟ੍ਰਾਂਸਸੀਵਰ-SOC ਵਿਕਾਸ ਕਿੱਟ ਦੀ ਚੋਣ ਕਰੋ।

ਨੋਟ: ਜਦੋਂ ਤੁਸੀਂ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਵਿਕਲਪ ਦੀ ਚੋਣ ਕਰਦੇ ਹੋ, ਤਾਂ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟਾਂ ਨੂੰ Intel Agilex I-Series Transceiver-SoC ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਡਿਵਾਈਸ ਪਾਰਟ ਨੰਬਰ (AGIB027R31B1E2VR0) ਦੇ ਅਨੁਸਾਰ ਸੈੱਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਤੁਹਾਡੀ ਚੁਣੀ ਗਈ ਡਿਵਾਈਸ ਤੋਂ ਵੱਖਰਾ ਹੋ ਸਕਦਾ ਹੈ। ਜੇਕਰ ਤੁਸੀਂ ਕਿਸੇ ਵੱਖਰੇ PCB 'ਤੇ ਹਾਰਡਵੇਅਰ 'ਤੇ ਡਿਜ਼ਾਈਨ ਦੀ ਜਾਂਚ ਕਰਨ ਦਾ ਇਰਾਦਾ ਰੱਖਦੇ ਹੋ, ਤਾਂ ਕੋਈ ਵਿਕਾਸ ਕਿੱਟ ਨਹੀਂ ਵਿਕਲਪ ਚੁਣੋ ਅਤੇ .qsf ਵਿੱਚ ਢੁਕਵੇਂ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ ਬਣਾਓ। file
10. ਜਨਰੇਟ ਐਕਸ 'ਤੇ ਕਲਿੱਕ ਕਰੋample ਡਿਜ਼ਾਈਨ. ਸਾਬਕਾ ਚੁਣੋample ਡਿਜ਼ਾਈਨ ਡਾਇਰੈਕਟਰੀ ਵਿੰਡੋ ਦਿਖਾਈ ਦਿੰਦੀ ਹੈ।
11. ਜੇਕਰ ਤੁਸੀਂ ਡਿਜ਼ਾਈਨ ਨੂੰ ਸੋਧਣਾ ਚਾਹੁੰਦੇ ਹੋ ਤਾਂ ਸਾਬਕਾample ਡਾਇਰੈਕਟਰੀ ਮਾਰਗ ਜਾਂ ਡਿਸਪਲੇ ਕੀਤੇ ਡਿਫੌਲਟ ਤੋਂ ਨਾਮ (ilk_f_0_example_design), ਨਵੇਂ ਮਾਰਗ 'ਤੇ ਬ੍ਰਾਊਜ਼ ਕਰੋ ਅਤੇ ਨਵਾਂ ਡਿਜ਼ਾਈਨ ਐਕਸ ਟਾਈਪ ਕਰੋample ਡਾਇਰੈਕਟਰੀ ਦਾ ਨਾਮ.
12. ਠੀਕ ਦਬਾਓ.

ਨੋਟ: ਐਫ-ਟਾਈਲ ਇੰਟਰਲੇਕਨ ਇੰਟੇਲ ਐਫਪੀਜੀਏ ਆਈਪੀ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸਾਬਕਾample, ਇੱਕ SystemPLL ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ ਚਾਲੂ ਹੋ ਜਾਂਦਾ ਹੈ, ਅਤੇ F-Tile Interlaken Intel FPGA IP ਕੋਰ ਨਾਲ ਜੁੜਿਆ ਹੁੰਦਾ ਹੈ। ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸਿਸਟਮਪੀਐਲਐਲ ਲੜੀਵਾਰ ਮਾਰਗ ਸਾਬਕਾample ਹੈ:

example_design.test_env_inst.test_dut.dut.pll

ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸਿਸਟਮਪੀਐਲਐਲ ਸਾਬਕਾample ਉਹੀ 156.26 MHz ਸੰਦਰਭ ਘੜੀ ਨੂੰ ਟ੍ਰਾਂਸਸੀਵਰ ਵਾਂਗ ਸਾਂਝਾ ਕਰਦਾ ਹੈ।

1.3 ਡਾਇਰੈਕਟਰੀ ਬਣਤਰ
F-Tile Interlaken Intel FPGA IP ਕੋਰ ਹੇਠ ਲਿਖੇ ਨੂੰ ਤਿਆਰ ਕਰਦਾ ਹੈ fileਡਿਜ਼ਾਈਨ ਲਈ ਐੱਸ
exampLe:
ਚਿੱਤਰ 5. ਡਾਇਰੈਕਟਰੀ ਢਾਂਚਾ

ਸਾਰਣੀ 2. ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample File ਵਰਣਨ
ਇਹ files ਵਿੱਚ ਹਨample_installation_dir>/ilk_f_0_example_design ਡਾਇਰੈਕਟਰੀ.

ਟੇਬਲ 3. ਟੈਸਟਬੈਂਚ File ਵਰਣਨ
ਇਹ file ਵਿੱਚ ਹੈample_installation_dir>/ilk_f_0_example_design/example_design/rtl ਡਾਇਰੈਕਟਰੀ.

ਸਾਰਣੀ 4. ਟੈਸਟਬੈਂਚ ਸਕ੍ਰਿਪਟਾਂ
ਇਹ files ਵਿੱਚ ਹਨample_installation_dir>/ilk_f_0_example_design/example_design/testbench ਡਾਇਰੈਕਟਰੀ।

1.4 ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰਨਾ ਸਾਬਕਾampਲੇ ਟੈਸਟਬੈਂਚ
ਚਿੱਤਰ 6. ਵਿਧੀ

ਟੈਸਟਬੈਂਚ ਦੀ ਨਕਲ ਕਰਨ ਲਈ ਇਹਨਾਂ ਕਦਮਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋ:

1. ਕਮਾਂਡ ਪ੍ਰੋਂਪਟ 'ਤੇ, ਟੈਸਟਬੈਂਚ ਸਿਮੂਲੇਸ਼ਨ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ ਬਦਲੋ। ਡਾਇਰੈਕਟਰੀ ਮਾਰਗ ਹੈample_installation_dir>/example_design/testbench.
2. ਆਪਣੀ ਪਸੰਦ ਦੇ ਸਮਰਥਿਤ ਸਿਮੂਲੇਟਰ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਸਕ੍ਰਿਪਟ ਚਲਾਓ। ਸਕ੍ਰਿਪਟ ਸਿਮੂਲੇਟਰ ਵਿੱਚ ਟੈਸਟਬੈਂਚ ਨੂੰ ਕੰਪਾਇਲ ਕਰਦੀ ਹੈ ਅਤੇ ਚਲਾਉਂਦੀ ਹੈ। ਤੁਹਾਡੀ ਸਕ੍ਰਿਪਟ ਨੂੰ ਜਾਂਚ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ ਕਿ ਸਿਮੂਲੇਸ਼ਨ ਪੂਰਾ ਹੋਣ ਤੋਂ ਬਾਅਦ SOP ਅਤੇ EOP ਗਿਣਤੀ ਮੇਲ ਖਾਂਦੀ ਹੈ।

ਸਾਰਣੀ 5. ਸਿਮੂਲੇਸ਼ਨ ਨੂੰ ਚਲਾਉਣ ਲਈ ਕਦਮ

3. ਨਤੀਜਿਆਂ ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ ਕਰੋ। ਇੱਕ ਸਫਲ ਸਿਮੂਲੇਸ਼ਨ ਪੈਕੇਟ ਭੇਜਦਾ ਅਤੇ ਪ੍ਰਾਪਤ ਕਰਦਾ ਹੈ, ਅਤੇ "ਟੈਸਟ ਪਾਸ" ਪ੍ਰਦਰਸ਼ਿਤ ਕਰਦਾ ਹੈ।
ਡਿਜ਼ਾਈਨ ਲਈ ਟੈਸਟਬੈਂਚ ਸਾਬਕਾample ਹੇਠ ਦਿੱਤੇ ਕੰਮਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ:

• F-Tile Interlaken Intel FPGA IP ਕੋਰ ਨੂੰ ਸਥਾਪਿਤ ਕਰਦਾ ਹੈ।
• PHY ਸਥਿਤੀ ਪ੍ਰਿੰਟ ਕਰਦਾ ਹੈ।
• ਮੈਟਾਫ੍ਰੇਮ ਸਿੰਕ੍ਰੋਨਾਈਜ਼ੇਸ਼ਨ (SYNC_LOCK) ਅਤੇ ਸ਼ਬਦ (ਬਲਾਕ) ਸੀਮਾਵਾਂ ਦੀ ਜਾਂਚ ਕਰਦਾ ਹੈ
  (WORD_LOCK)।
• ਵਿਅਕਤੀਗਤ ਲੇਨਾਂ ਦੇ ਲਾਕ ਅਤੇ ਇਕਸਾਰ ਹੋਣ ਦੀ ਉਡੀਕ ਕਰਦਾ ਹੈ।
• ਪੈਕੇਟ ਭੇਜਣਾ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ।
• ਪੈਕੇਟ ਅੰਕੜਿਆਂ ਦੀ ਜਾਂਚ ਕਰਦਾ ਹੈ:
  - CRC24 ਗਲਤੀਆਂ
  - SOPs
  - EOPs

ਹੇਠ ਲਿਖੇ ਐਸample ਆਉਟਪੁੱਟ ਇੱਕ ਸਫਲ ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟ ਰਨ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ:

ਨੋਟ: ਇੰਟਰਲੇਕਨ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ 100 ਪੈਕੇਟ ਭੇਜਦਾ ਹੈ ਅਤੇ 100 ਪੈਕੇਟ ਪ੍ਰਾਪਤ ਕਰਦਾ ਹੈ।

ਹੇਠ ਲਿਖੇ ਐਸample ਆਉਟਪੁੱਟ ਇੰਟਰਲੇਕਨ ਲੁੱਕ-ਸਾਈਡ ਮੋਡ ਲਈ ਇੱਕ ਸਫਲ ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟ ਰਨ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ:

1.5 ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਨੂੰ ਕੰਪਾਇਲ ਕਰਨਾ ਅਤੇ ਕੌਂਫਿਗਰ ਕਰਨਾ Example

1. ਸਾਬਕਾ ਨੂੰ ਯਕੀਨੀ ਬਣਾਓample ਡਿਜ਼ਾਇਨ ਪੀੜ੍ਹੀ ਪੂਰੀ ਹੋ ਗਈ ਹੈ.
2. Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਸੌਫਟਵੇਅਰ ਵਿੱਚ, Intel Quartus Prime ਪ੍ਰੋਜੈਕਟ ਨੂੰ ਖੋਲ੍ਹੋample_installation_dir>/example_design.qpf>।
3. 'ਤੇ ਪ੍ਰੋਸੈਸਿੰਗ ਮੇਨੂ, ਕਲਿੱਕ ਕਰੋ ਸੰਕਲਨ ਸ਼ੁਰੂ ਕਰੋ.
4. ਸਫਲ ਸੰਕਲਨ ਦੇ ਬਾਅਦ, ਇੱਕ .sof file ਤੁਹਾਡੀ ਨਿਰਧਾਰਤ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ ਉਪਲਬਧ ਹੈ।
   ਹਾਰਡਵੇਅਰ ਸਾਬਕਾ ਨੂੰ ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਲਈ ਇਹਨਾਂ ਕਦਮਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋampF-ਟਾਈਲ ਦੇ ਨਾਲ ਇੰਟੇਲ ਐਜੀਲੈਕਸ ਡਿਵਾਈਸ 'ਤੇ le ਡਿਜ਼ਾਈਨ:
   a ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਨੂੰ ਹੋਸਟ ਕੰਪਿਊਟਰ ਨਾਲ ਕਨੈਕਟ ਕਰੋ।
   ਬੀ. ਕਲਾਕ ਕੰਟਰੋਲ ਐਪਲੀਕੇਸ਼ਨ ਲਾਂਚ ਕਰੋ, ਜੋ ਕਿ ਵਿਕਾਸ ਕਿੱਟ ਦਾ ਹਿੱਸਾ ਹੈ। ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਨਵੀਂ ਫ੍ਰੀਕੁਐਂਸੀ ਸੈੱਟ ਕਰੋampਹੇਠ ਲਿਖੇ ਅਨੁਸਾਰ:
   • NRZ ਮੋਡ ਲਈ:
   — Si5391 (U18), OUT0: ਤੁਹਾਡੀ ਡਿਜ਼ਾਈਨ ਲੋੜ ਅਨੁਸਾਰ pll_ref_clk(3) ਦੇ ਮੁੱਲ 'ਤੇ ਸੈੱਟ ਕਰੋ।
   • PAM ਮੋਡ ਲਈ:
   — Si5391 (U45), OUT1: ਤੁਹਾਡੀ ਡਿਜ਼ਾਈਨ ਲੋੜ ਅਨੁਸਾਰ pll_ref_clk(3) ਦੇ ਮੁੱਲ 'ਤੇ ਸੈੱਟ ਕਰੋ।
   — Si5391 (U19), OUT1: ਤੁਹਾਡੀ ਡਿਜ਼ਾਈਨ ਲੋੜ ਅਨੁਸਾਰ mac_pll_ref_clk(3) ਦੇ ਮੁੱਲ 'ਤੇ ਸੈੱਟ ਕਰੋ। c. ਕਲਿੱਕ ਕਰੋ ਟੂਲ ➤ ਪ੍ਰੋਗਰਾਮਰ ➤ ਹਾਰਡਵੇਅਰ ਸੈੱਟਅੱਪ।
   d. ਇੱਕ ਪ੍ਰੋਗਰਾਮਿੰਗ ਡਿਵਾਈਸ ਚੁਣੋ। Intel Agilex I-Series Transceiver-SoC ਵਿਕਾਸ ਕਿੱਟ ਸ਼ਾਮਲ ਕਰੋ।
   ਈ. ਇਹ ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਮੋਡ ਲਈ ਸੈੱਟ ਕੀਤਾ ਗਿਆ ਹੈ JTAG.
   f. Intel Agilex I-Series ਡਿਵਾਈਸ ਚੁਣੋ ਅਤੇ ਕਲਿੱਕ ਕਰੋ ਡਿਵਾਈਸ ਸ਼ਾਮਲ ਕਰੋ. ਪ੍ਰੋਗਰਾਮਰ ਤੁਹਾਡੇ ਬੋਰਡ 'ਤੇ ਡਿਵਾਈਸਾਂ ਵਿਚਕਾਰ ਕਨੈਕਸ਼ਨਾਂ ਦਾ ਇੱਕ ਚਿੱਤਰ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰਦਾ ਹੈ।
   g ਲਈ ਬਾਕਸ ਨੂੰ ਚੈੱਕ ਕਰੋ.sof.
   h. ਵਿੱਚ ਬਾਕਸ ਨੂੰ ਚੈੱਕ ਕਰੋ ਪ੍ਰੋਗਰਾਮ/ਸੰਰਚਨਾ ਕਾਲਮ
   i. ਕਲਿੱਕ ਕਰੋ ਸ਼ੁਰੂ ਕਰੋ.

1.6 ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਦੀ ਜਾਂਚ ਕਰਨਾ ਸਾਬਕਾample
ਤੁਹਾਡੇ ਦੁਆਰਾ ਕੰਪਾਇਲ ਕਰਨ ਤੋਂ ਬਾਅਦ ਐਫ-ਟਾਈਲ ਇੰਟਰਲੇਕਨ ਇੰਟੇਲ ਐਫਪੀਜੀਏ ਆਈਪੀ ਡਿਜ਼ਾਈਨ ਐਕਸample ਅਤੇ ਆਪਣੀ ਡਿਵਾਈਸ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ, ਤੁਸੀਂ IP ਕੋਰ ਅਤੇ ਇਸਦੇ ਰਜਿਸਟਰਾਂ ਨੂੰ ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਲਈ ਸਿਸਟਮ ਕੰਸੋਲ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ।

ਸਿਸਟਮ ਕੰਸੋਲ ਨੂੰ ਲਿਆਉਣ ਅਤੇ ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਦੀ ਜਾਂਚ ਕਰਨ ਲਈ ਇਹਨਾਂ ਕਦਮਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋampLe:

• CRC32, CRC24, ਅਤੇ ਚੈਕਰ ਲਈ ਕੋਈ ਗਲਤੀ ਨਹੀਂ ਹੈ।
• ਪ੍ਰਸਾਰਿਤ SOPs ਅਤੇ EOPs ਪ੍ਰਾਪਤ ਕੀਤੇ SOPs ਅਤੇ EOPs ਨਾਲ ਮੇਲ ਖਾਂਦੇ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ।

ਹੇਠ ਲਿਖੇ ਐਸample ਆਉਟਪੁੱਟ ਇੰਟਰਲੇਕਨ ਮੋਡ ਵਿੱਚ ਇੱਕ ਸਫਲ ਟੈਸਟ ਰਨ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ:

ਹੇਠ ਲਿਖੇ ਐਸample ਆਉਟਪੁੱਟ ਇੰਟਰਲੇਕਨ ਲੁੱਕਸਾਈਡ ਮੋਡ ਵਿੱਚ ਇੱਕ ਸਫਲ ਟੈਸਟ ਰਨ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ:

 

2. ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਵੇਰਵਾ

ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਇੰਟਰਲੇਕਨ IP ਕੋਰ ਦੀਆਂ ਕਾਰਜਕੁਸ਼ਲਤਾਵਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।

2.1. ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਭਾਗ
ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਸਿਸਟਮ ਅਤੇ PLL ਸੰਦਰਭ ਘੜੀਆਂ ਅਤੇ ਲੋੜੀਂਦੇ ਡਿਜ਼ਾਈਨ ਭਾਗਾਂ ਨੂੰ ਜੋੜਦਾ ਹੈ। ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਅੰਦਰੂਨੀ ਲੂਪਬੈਕ ਮੋਡ ਵਿੱਚ IP ਕੋਰ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਦਾ ਹੈ ਅਤੇ IP ਕੋਰ TX ਉਪਭੋਗਤਾ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਇੰਟਰਫੇਸ 'ਤੇ ਪੈਕੇਟ ਤਿਆਰ ਕਰਦਾ ਹੈ। IP ਕੋਰ ਇਹਨਾਂ ਪੈਕੇਟਾਂ ਨੂੰ ਟ੍ਰਾਂਸਸੀਵਰ ਰਾਹੀਂ ਅੰਦਰੂਨੀ ਲੂਪਬੈਕ ਮਾਰਗ 'ਤੇ ਭੇਜਦਾ ਹੈ।

IP ਕੋਰ ਰੀਸੀਵਰ ਲੂਪਬੈਕ ਮਾਰਗ 'ਤੇ ਪੈਕੇਟ ਪ੍ਰਾਪਤ ਕਰਨ ਤੋਂ ਬਾਅਦ, ਇਹ ਇੰਟਰਲੇਕਨ ਪੈਕੇਟਾਂ ਦੀ ਪ੍ਰਕਿਰਿਆ ਕਰਦਾ ਹੈ ਅਤੇ ਉਹਨਾਂ ਨੂੰ RX ਉਪਭੋਗਤਾ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਇੰਟਰਫੇਸ 'ਤੇ ਪ੍ਰਸਾਰਿਤ ਕਰਦਾ ਹੈ। ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਜਾਂਚ ਕਰਦਾ ਹੈ ਕਿ ਪੈਕਟ ਪ੍ਰਾਪਤ ਕੀਤੇ ਅਤੇ ਪ੍ਰਸਾਰਿਤ ਕੀਤੇ ਗਏ ਹਨ।

F-ਟਾਈਲ ਇੰਟਰਲੇਕਨ ਇੰਟੇਲ FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਵਿੱਚ ਹੇਠ ਲਿਖੇ ਭਾਗ ਸ਼ਾਮਲ ਹਨ:

1. F-ਟਾਈਲ ਇੰਟਰਲੇਕਨ ਇੰਟੇਲ FPGA IP ਕੋਰ
2. ਪੈਕੇਟ ਜੇਨਰੇਟਰ ਅਤੇ ਪੈਕੇਟ ਚੈਕਰ
3. F-ਟਾਈਲ ਸੰਦਰਭ ਅਤੇ ਸਿਸਟਮ PLL ਘੜੀਆਂ Intel FPGA IP ਕੋਰ

2.2. ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਲੇ ਫਲੋ
F-ਟਾਈਲ ਇੰਟਰਲੇਕਨ ਇੰਟੇਲ FPGA IP ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਹੇਠ ਦਿੱਤੇ ਕਦਮਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ:

1. F-ਟਾਈਲ ਇੰਟਰਲੇਕਨ ਇੰਟੇਲ FPGA IP ਅਤੇ F-ਟਾਈਲ ਨੂੰ ਰੀਸੈਟ ਕਰੋ।
2. ਇੰਟਰਲੇਕਨ ਆਈਪੀ (ਸਿਸਟਮ ਰੀਸੈਟ) ਅਤੇ ਐਫ-ਟਾਇਲ ਟੀਐਕਸ (ਟਾਇਲ_ਟੀਐਕਸ_ਆਰਸਟ_ਐਨ) 'ਤੇ ਰੀਸੈਟ ਜਾਰੀ ਕਰੋ।
3. F-tile Interlaken Intel FPGA IP ਨੂੰ ਅੰਦਰੂਨੀ ਲੂਪਬੈਕ ਮੋਡ ਵਿੱਚ ਕੌਂਫਿਗਰ ਕਰਦਾ ਹੈ।
4. F-tile RX (tile_rx_rst_n) ਦਾ ਰੀਸੈਟ ਜਾਰੀ ਕਰੋ।
5. ਆਈਪੀ ਕੋਰ ਦੇ TX ਉਪਭੋਗਤਾ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਇੰਟਰਫੇਸ ਨੂੰ ਪੇਲੋਡ ਵਿੱਚ ਪਹਿਲਾਂ ਤੋਂ ਪਰਿਭਾਸ਼ਿਤ ਡੇਟਾ ਦੇ ਨਾਲ ਇੰਟਰਲੇਕਨ ਪੈਕੇਟਾਂ ਦੀ ਇੱਕ ਸਟ੍ਰੀਮ ਭੇਜਦਾ ਹੈ।
6. ਪ੍ਰਾਪਤ ਪੈਕੇਟਾਂ ਦੀ ਜਾਂਚ ਕਰਦਾ ਹੈ ਅਤੇ ਸਥਿਤੀ ਦੀ ਰਿਪੋਰਟ ਕਰਦਾ ਹੈ. ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸ਼ਾਮਲ ਪੈਕੇਟ ਚੈਕਰ ਸਾਬਕਾample ਹੇਠ ਲਿਖੀਆਂ ਬੁਨਿਆਦੀ ਪੈਕੇਟ ਜਾਂਚ ਸਮਰੱਥਾਵਾਂ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ:
   • ਜਾਂਚ ਕਰੋ ਕਿ ਪ੍ਰਸਾਰਿਤ ਪੈਕੇਟ ਕ੍ਰਮ ਸਹੀ ਹੈ।
   • ਜਾਂਚ ਕਰਦਾ ਹੈ ਕਿ ਡਾਟਾ ਪ੍ਰਸਾਰਿਤ ਅਤੇ ਪ੍ਰਾਪਤ ਕੀਤੇ ਜਾਣ ਦੇ ਦੌਰਾਨ ਪੈਕੇਟ ਦੀ ਸ਼ੁਰੂਆਤ (SOP) ਅਤੇ ਪੈਕੇਟ ਦੇ ਅੰਤ (EOP) ਦੀ ਗਿਣਤੀ ਦੋਵਾਂ ਨੂੰ ਇਕਸਾਰ ਕਰਕੇ ਯਕੀਨੀ ਬਣਾ ਕੇ ਪ੍ਰਾਪਤ ਡੇਟਾ ਸੰਭਾਵਿਤ ਮੁੱਲਾਂ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ।

*ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

2.3 ਇੰਟਰਫੇਸ ਸਿਗਨਲ
ਸਾਰਣੀ 6. ਡਿਜ਼ਾਈਨ ਐਕਸample ਇੰਟਰਫੇਸ ਸਿਗਨਲ

2.4 ਨਕਸ਼ਾ ਰਜਿਸਟਰ ਕਰੋ

ਨੋਟ:

• ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਰਜਿਸਟਰ ਐਡਰੈੱਸ 0x20** ਨਾਲ ਸ਼ੁਰੂ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਕਿ ਇੰਟਰਲੇਕਨ IP ਕੋਰ ਰਜਿਸਟਰ ਐਡਰੈੱਸ 0x10** ਨਾਲ ਸ਼ੁਰੂ ਹੁੰਦਾ ਹੈ।
• F-ਟਾਈਲ PHY ਰਜਿਸਟਰ ਪਤਾ 0x30** ਨਾਲ ਸ਼ੁਰੂ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਕਿ F-ਟਾਈਲ FEC ਰਜਿਸਟਰ ਪਤਾ 0x40** ਨਾਲ ਸ਼ੁਰੂ ਹੁੰਦਾ ਹੈ। FEC ਰਜਿਸਟਰ ਸਿਰਫ਼ PAM4 ਮੋਡ ਵਿੱਚ ਉਪਲਬਧ ਹੈ।
• ਐਕਸੈਸ ਕੋਡ: RO—ਸਿਰਫ ਪੜ੍ਹਨ ਲਈ, ਅਤੇ RW-ਪੜ੍ਹੋ/ਲਿਖੋ।
• ਸਿਸਟਮ ਕੰਸੋਲ ਡਿਜ਼ਾਈਨ ਨੂੰ ਪੜ੍ਹਦਾ ਹੈample ਰਜਿਸਟਰ ਕਰਦਾ ਹੈ ਅਤੇ ਸਕ੍ਰੀਨ 'ਤੇ ਟੈਸਟ ਸਥਿਤੀ ਦੀ ਰਿਪੋਰਟ ਕਰਦਾ ਹੈ।

ਸਾਰਣੀ 7. ਡਿਜ਼ਾਈਨ ਐਕਸample ਰਜਿਸਟਰ ਦਾ ਨਕਸ਼ਾ

ਸਾਰਣੀ 8. ਡਿਜ਼ਾਈਨ ਐਕਸampਇੰਟਰਲੇਕਨ ਲੁੱਕ-ਸਾਈਡ ਡਿਜ਼ਾਈਨ ਐਕਸ ਲਈ ਰਜਿਸਟਰ ਦਾ ਨਕਸ਼ਾample
ਜਦੋਂ ਤੁਸੀਂ ਡਿਜ਼ਾਇਨ ਐਕਸ ਤਿਆਰ ਕਰਦੇ ਹੋ ਤਾਂ ਇਸ ਰਜਿਸਟਰ ਮੈਪ ਦੀ ਵਰਤੋਂ ਕਰੋampਇੰਟਰਲੇਕਨ ਲੁੱਕ-ਸਾਈਡ ਮੋਡ ਪੈਰਾਮੀਟਰ ਨੂੰ ਚਾਲੂ ਕਰਨ ਦੇ ਨਾਲ।

2.5. ਰੀਸੈਟ ਕਰੋ
F-Tile Interlaken Intel FPGA IP ਕੋਰ ਵਿੱਚ, ਤੁਸੀਂ ਰੀਸੈਟ (reset_n=0) ਸ਼ੁਰੂ ਕਰਦੇ ਹੋ ਅਤੇ ਉਦੋਂ ਤੱਕ ਹੋਲਡ ਕਰੋ ਜਦੋਂ ਤੱਕ IP ਕੋਰ ਇੱਕ ਰੀਸੈਟ ਮਾਨਤਾ ਨਹੀਂ ਦਿੰਦਾ (reset_ack_n=0)। ਰੀਸੈਟ ਨੂੰ ਹਟਾਏ ਜਾਣ ਤੋਂ ਬਾਅਦ (ਰੀਸੈੱਟ_ਐਨ=1), ਰੀਸੈਟ ਮਾਨਤਾ ਆਪਣੀ ਸ਼ੁਰੂਆਤੀ ਸਥਿਤੀ 'ਤੇ ਵਾਪਸ ਆ ਜਾਂਦੀ ਹੈ (ਰੀਸੈੱਟ_ਐਕ_ਐਨ=1)। ਡਿਜ਼ਾਈਨ ਵਿਚ ਸਾਬਕਾample, ਇੱਕ rst_ack_sticky ਰਜਿਸਟਰ ਵਿੱਚ ਰੀਸੈਟ ਮਾਨਤਾ ਦਾਅਵੇ ਨੂੰ ਰੱਖਦਾ ਹੈ ਅਤੇ ਫਿਰ ਰੀਸੈਟ ਨੂੰ ਹਟਾਉਣ ਨੂੰ ਚਾਲੂ ਕਰਦਾ ਹੈ (reset_n=1)। ਤੁਸੀਂ ਵਿਕਲਪਕ ਤਰੀਕਿਆਂ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ ਜੋ ਤੁਹਾਡੀਆਂ ਡਿਜ਼ਾਈਨ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦੇ ਹਨ।

ਮਹੱਤਵਪੂਰਨ: ਕਿਸੇ ਵੀ ਸਥਿਤੀ ਵਿੱਚ ਜਿੱਥੇ ਅੰਦਰੂਨੀ ਸੀਰੀਅਲ ਲੂਪਬੈਕ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਤੁਹਾਨੂੰ ਇੱਕ ਖਾਸ ਕ੍ਰਮ ਵਿੱਚ ਵੱਖਰੇ ਤੌਰ 'ਤੇ F-ਟਾਈਲ ਦੇ TX ਅਤੇ RX ਨੂੰ ਜਾਰੀ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ ਸਿਸਟਮ ਕੰਸੋਲ ਸਕ੍ਰਿਪਟ ਵੇਖੋ।

ਚਿੱਤਰ 7. NRZ ਮੋਡ ਵਿੱਚ ਕ੍ਰਮ ਰੀਸੈਟ ਕਰੋ

ਚਿੱਤਰ 8. PAM4 ਮੋਡ ਵਿੱਚ ਕ੍ਰਮ ਰੀਸੈਟ ਕਰੋ

 

3. F-ਟਾਈਲ ਇੰਟਰਲੇਕਨ ਇੰਟੇਲ FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਯੂਜ਼ਰ ਗਾਈਡ ਆਰਕਾਈਵਜ਼

ਜੇਕਰ ਇੱਕ IP ਕੋਰ ਸੰਸਕਰਣ ਸੂਚੀਬੱਧ ਨਹੀਂ ਹੈ, ਤਾਂ ਪਿਛਲੇ IP ਕੋਰ ਸੰਸਕਰਣ ਲਈ ਉਪਭੋਗਤਾ ਗਾਈਡ ਲਾਗੂ ਹੁੰਦੀ ਹੈ।

 

4. F-Tile Interlaken Intel FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ

 

ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। ਇੰਟੇਲ ਆਪਣੇ ਐਫਪੀਜੀਏ ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੀ ਮੌਜੂਦਾ ਕਾਰਗੁਜ਼ਾਰੀ ਦੀ ਵਾਰੰਟੀ ਦਿੰਦਾ ਹੈ
Intel ਦੀ ਮਿਆਰੀ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਐਪਲੀਕੇਸ਼ਨ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ ਕਿ ਉਹ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ।

 

ਇਸ ਮੈਨੂਅਲ ਬਾਰੇ ਹੋਰ ਪੜ੍ਹੋ ਅਤੇ PDF ਡਾਊਨਲੋਡ ਕਰੋ:

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

intel F-Tile Interlaken FPGA IPDesign Example [pdf] ਯੂਜ਼ਰ ਗਾਈਡ F-ਟਾਈਲ ਇੰਟਰਲੇਕਨ FPGA IPDesign Example

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ