MICROCHIP RTG4 FPGAs ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਅਤੇ ਲੇਆਉਟ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ ਉਪਭੋਗਤਾ ਗਾਈਡ

ਨੂੰ ਇਹ ਜੋੜ AC439: RTG4 FPGA ਐਪਲੀਕੇਸ਼ਨ ਨੋਟ ਲਈ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਅਤੇ ਖਾਕਾ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼, ਪੂਰਕ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ, ਇਸ ਗੱਲ 'ਤੇ ਜ਼ੋਰ ਦੇਣ ਲਈ ਕਿ ਸੰਸ਼ੋਧਨ 3 ਜਾਂ ਬਾਅਦ ਵਿੱਚ ਪ੍ਰਕਾਸ਼ਿਤ DDR9 ਲੰਬਾਈ ਨਾਲ ਮੇਲ ਖਾਂਦੀਆਂ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ RTG4™ ਵਿਕਾਸ ਕਿੱਟ ਲਈ ਵਰਤੇ ਗਏ ਬੋਰਡ ਲੇਆਉਟ ਉੱਤੇ ਪਹਿਲ ਦਿੰਦੀਆਂ ਹਨ। ਸ਼ੁਰੂ ਵਿੱਚ, RTG4 ਵਿਕਾਸ ਕਿੱਟ ਸਿਰਫ਼ ਇੰਜੀਨੀਅਰਿੰਗ ਸਿਲੀਕਾਨ (ES) ਨਾਲ ਉਪਲਬਧ ਸੀ। ਸ਼ੁਰੂਆਤੀ ਰੀਲੀਜ਼ ਤੋਂ ਬਾਅਦ, ਕਿੱਟ ਨੂੰ ਬਾਅਦ ਵਿੱਚ ਸਟੈਂਡਰਡ (STD) ਸਪੀਡ ਗ੍ਰੇਡ ਅਤੇ -1 ਸਪੀਡ ਗ੍ਰੇਡ RTG4 ਉਤਪਾਦਨ ਉਪਕਰਣਾਂ ਨਾਲ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਸੀ। ਭਾਗ ਨੰਬਰ, RTG4-DEV-KIT ਅਤੇ RTG4-DEV-KIT-1 ਕ੍ਰਮਵਾਰ STD ਸਪੀਡ ਗ੍ਰੇਡ ਅਤੇ -1 ਸਪੀਡ ਗ੍ਰੇਡ ਡਿਵਾਈਸਾਂ ਦੇ ਨਾਲ ਆਉਂਦੇ ਹਨ।

ਇਸ ਤੋਂ ਇਲਾਵਾ, ਇਸ ਐਡੈਂਡਮ ਵਿੱਚ ਵੱਖ-ਵੱਖ ਪਾਵਰ-ਅੱਪ ਅਤੇ ਪਾਵਰ-ਡਾਊਨ ਕ੍ਰਮਾਂ ਲਈ ਡਿਵਾਈਸ I/O ਵਿਵਹਾਰ ਦੇ ਵੇਰਵੇ ਸ਼ਾਮਲ ਹਨ, ਨਾਲ ਹੀ, ਆਮ ਕਾਰਵਾਈ ਦੌਰਾਨ DEVRST_N ਦਾਅਵਾ।

RTG4-DEV-KIT DDR3 ਬੋਰਡ ਲੇਆਉਟ ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ

RTG4 ਵਿਕਾਸ ਕਿੱਟ ਦੋ ਬਿਲਟ-ਇਨ RTG32 FDDR ਕੰਟਰੋਲਰਾਂ ਅਤੇ PHY ਬਲਾਕਾਂ (FDDR ਈਸਟ ਅਤੇ ਵੈਸਟ) ਵਿੱਚੋਂ ਹਰੇਕ ਲਈ ਇੱਕ 4-ਬਿੱਟ ਡੇਟਾ ਅਤੇ 3-ਬਿੱਟ ECC DDR4 ਇੰਟਰਫੇਸ ਨੂੰ ਲਾਗੂ ਕਰਦੀ ਹੈ। ਇੰਟਰਫੇਸ ਨੂੰ ਸਰੀਰਕ ਤੌਰ 'ਤੇ ਪੰਜ ਡਾਟਾ ਬਾਈਟ ਲੇਨਾਂ ਦੇ ਰੂਪ ਵਿੱਚ ਸੰਗਠਿਤ ਕੀਤਾ ਗਿਆ ਹੈ।

ਕਿੱਟ AC3 ਦੇ DDR439 ਲੇਆਉਟ ਗਾਈਡਲਾਈਨਜ਼ ਸੈਕਸ਼ਨ ਵਿੱਚ ਦਰਸਾਏ ਅਨੁਸਾਰ ਰੂਟਿੰਗ ਸਕੀਮ ਦੁਆਰਾ ਉੱਡਦੀ ਹੈ: RTG4 FPGA ਐਪਲੀਕੇਸ਼ਨ ਨੋਟ ਲਈ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਅਤੇ ਲੇਆਉਟ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼। ਹਾਲਾਂਕਿ, ਕਿਉਂਕਿ ਇਹ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਐਪਲੀਕੇਸ਼ਨ ਨੋਟ ਨੂੰ ਪ੍ਰਕਾਸ਼ਿਤ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਤਿਆਰ ਕੀਤੀ ਗਈ ਸੀ, ਇਹ ਐਪਲੀਕੇਸ਼ਨ ਨੋਟ ਵਿੱਚ ਵਰਣਿਤ ਲੰਬਾਈ ਨਾਲ ਮੇਲ ਖਾਂਦੀਆਂ ਅਪਡੇਟ ਕੀਤੀਆਂ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਦੇ ਅਨੁਕੂਲ ਨਹੀਂ ਹੈ। DDR3 ਨਿਰਧਾਰਨ ਵਿੱਚ, ਇੱਕ ਰਾਈਟ ਟ੍ਰਾਂਜੈਕਸ਼ਨ (tDQSS) ਦੌਰਾਨ ਹਰੇਕ DDR750 ਮੈਮੋਰੀ ਡਿਵਾਈਸ 'ਤੇ ਡੇਟਾ ਸਟ੍ਰੋਬ (DQS) ਅਤੇ DDR3 ਘੜੀ (CK) ਦੇ ਵਿਚਕਾਰ ਸਕਿਊ 'ਤੇ +/- 3 ps ਸੀਮਾ ਹੈ।

ਜਦੋਂ ਐਪਲੀਕੇਸ਼ਨ ਨੋਟ ਦੇ AC439 ਸੰਸ਼ੋਧਨ 9 ਜਾਂ ਬਾਅਦ ਦੇ ਸੰਸਕਰਣਾਂ ਵਿੱਚ ਲੰਬਾਈ ਨਾਲ ਮੇਲ ਖਾਂਦੀਆਂ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਦੀ ਪਾਲਣਾ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਤਾਂ RTG4 ਬੋਰਡ ਲੇਆਉਟ ਸਾਰੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ -1 ਅਤੇ STD ਸਪੀਡ ਗ੍ਰੇਡ ਡਿਵਾਈਸਾਂ ਦੋਵਾਂ ਲਈ tDQSS ਸੀਮਾ ਨੂੰ ਪੂਰਾ ਕਰੇਗਾ, vol.tage ਅਤੇ ਤਾਪਮਾਨ (PVT) ਓਪਰੇਟਿੰਗ ਰੇਂਜ RTG4 ਉਤਪਾਦਨ ਡਿਵਾਈਸਾਂ ਦੁਆਰਾ ਸਮਰਥਿਤ ਹੈ। ਇਹ RTG4 ਪਿੰਨਾਂ 'ਤੇ DQS ਅਤੇ CK ਵਿਚਕਾਰ ਸਭ ਤੋਂ ਮਾੜੇ-ਕੇਸ ਆਉਟਪੁੱਟ ਸਕਿਊ ਵਿੱਚ ਫੈਕਟਰਿੰਗ ਦੁਆਰਾ ਪੂਰਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਖਾਸ ਤੌਰ 'ਤੇ, ਬਿਲਟ-RTG4 FDDR ਕੰਟਰੋਲਰ ਪਲੱਸ PHY ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ, DQS ਇੱਕ -370 ਸਪੀਡ ਗ੍ਰੇਡ ਡਿਵਾਈਸ ਲਈ CK ਨੂੰ 1 ps ਅਧਿਕਤਮ ਅਤੇ DQS STD ਸਪੀਡ ਗ੍ਰੇਡ ਡਿਵਾਈਸ ਲਈ 447 ps ਵੱਧ ਤੋਂ ਵੱਧ CK ਦੀ ਅਗਵਾਈ ਕਰਦਾ ਹੈ, ਸਭ ਤੋਂ ਮਾੜੀਆਂ ਸਥਿਤੀਆਂ ਵਿੱਚ।

ਸਾਰਣੀ 1-1 ਵਿੱਚ ਦਿਖਾਏ ਗਏ ਵਿਸ਼ਲੇਸ਼ਣ ਦੇ ਆਧਾਰ 'ਤੇ, RTG4-DEV-KIT-1 RTG4 FDDR ਲਈ ਸਭ ਤੋਂ ਮਾੜੇ-ਕੇਸ ਓਪਰੇਟਿੰਗ ਹਾਲਤਾਂ ਵਿੱਚ, ਹਰੇਕ ਮੈਮੋਰੀ ਡਿਵਾਈਸ 'ਤੇ tDQSS ਸੀਮਾਵਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ। ਹਾਲਾਂਕਿ, ਜਿਵੇਂ ਕਿ ਸਾਰਣੀ 1-2 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, RTG4-DEV-KIT ਲੇਆਉਟ, STD ਸਪੀਡ ਗ੍ਰੇਡ RTG4 ਡਿਵਾਈਸਾਂ ਨਾਲ ਭਰਿਆ, ਸਭ ਤੋਂ ਖਰਾਬ ਸਥਿਤੀ ਵਿੱਚ, ਫਲਾਈ-ਬਾਈ ਟੋਪੋਲੋਜੀ ਵਿੱਚ ਚੌਥੇ ਅਤੇ ਪੰਜਵੇਂ ਮੈਮੋਰੀ ਡਿਵਾਈਸਾਂ ਲਈ tDQSS ਨੂੰ ਪੂਰਾ ਨਹੀਂ ਕਰਦਾ ਹੈ। RTG4 FDDR ਲਈ ਸ਼ਰਤਾਂ। ਆਮ ਤੌਰ 'ਤੇ, RTG4-DEV-KIT ਦੀ ਵਰਤੋਂ ਖਾਸ ਸਥਿਤੀਆਂ 'ਤੇ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਜਿਵੇਂ ਕਿ ਲੈਬ ਵਾਤਾਵਰਨ ਵਿੱਚ ਕਮਰੇ ਦਾ ਤਾਪਮਾਨ। ਇਸ ਲਈ, ਇਹ ਸਭ ਤੋਂ ਭੈੜਾ-ਕੇਸ ਵਿਸ਼ਲੇਸ਼ਣ ਆਮ ਹਾਲਤਾਂ ਵਿੱਚ ਵਰਤੇ ਜਾਂਦੇ RTG4-DEV-KIT 'ਤੇ ਲਾਗੂ ਨਹੀਂ ਹੁੰਦਾ ਹੈ। ਵਿਸ਼ਲੇਸ਼ਣ ਇੱਕ ਸਾਬਕਾ ਦੇ ਤੌਰ ਤੇ ਕੰਮ ਕਰਦਾ ਹੈampAC3 ਵਿੱਚ ਸੂਚੀਬੱਧ DDR439 ਲੰਬਾਈ ਮੇਲ ਖਾਂਦੀਆਂ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਦੀ ਪਾਲਣਾ ਕਰਨਾ ਮਹੱਤਵਪੂਰਨ ਕਿਉਂ ਹੈ, ਤਾਂ ਕਿ ਇੱਕ ਉਪਭੋਗਤਾ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਫਲਾਈਟ ਐਪਲੀਕੇਸ਼ਨ ਲਈ tDQSS ਨੂੰ ਪੂਰਾ ਕਰੇ।

ਇਸ ਬਾਰੇ ਹੋਰ ਵਿਸਤ੍ਰਿਤ ਕਰਨ ਲਈ ਸਾਬਕਾample, ਅਤੇ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰੋ ਕਿ ਇੱਕ RTG4 ਬੋਰਡ ਲੇਆਉਟ ਲਈ ਹੱਥੀਂ ਮੁਆਵਜ਼ਾ ਕਿਵੇਂ ਦੇਣਾ ਹੈ ਜੋ AC439 DDR3 ਲੰਬਾਈ ਮੇਲ ਖਾਂਦੀਆਂ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਨੂੰ ਪੂਰਾ ਨਹੀਂ ਕਰ ਸਕਦਾ ਹੈ, STD ਸਪੀਡ ਗ੍ਰੇਡ ਡਿਵਾਈਸਾਂ ਵਾਲਾ RTG4-DEV-KIT ਅਜੇ ਵੀ ਹਰ ਮੈਮੋਰੀ ਡਿਵਾਈਸ ਤੇ, ਸਭ ਤੋਂ ਮਾੜੀਆਂ ਸਥਿਤੀਆਂ ਵਿੱਚ, tDQSS ਨੂੰ ਪੂਰਾ ਕਰ ਸਕਦਾ ਹੈ, ਕਿਉਂਕਿ ਬਿਲਟ-ਇਨ RTG4 FDDR ਕੰਟਰੋਲਰ ਪਲੱਸ PHY ਕੋਲ ਡਾਟਾ ਬਾਈਟ ਲੇਨ ਪ੍ਰਤੀ DQS ਸਿਗਨਲ ਨੂੰ ਸਥਿਰ ਤੌਰ 'ਤੇ ਦੇਰੀ ਕਰਨ ਦੀ ਸਮਰੱਥਾ ਹੈ। ਇਸ ਸਥਿਰ ਸ਼ਿਫਟ ਦੀ ਵਰਤੋਂ ਇੱਕ ਮੈਮੋਰੀ ਡਿਵਾਈਸ 'ਤੇ DQS ਅਤੇ CK ਵਿਚਕਾਰ ਸਕਿਊ ਨੂੰ ਘਟਾਉਣ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ ਜਿਸਦਾ tDQSS > 750 ps ਹੈ। UG0573 ਵਿੱਚ DRAM ਸਿਖਲਾਈ ਸੈਕਸ਼ਨ ਦੇਖੋ: RTG4 FPGA ਹਾਈ ਸਪੀਡ DDR ਇੰਟਰਫੇਸ ਯੂਜ਼ਰ ਗਾਈਡ ਇੱਕ ਰਾਈਟ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਦੌਰਾਨ DQS ਲਈ ਸਥਿਰ ਦੇਰੀ ਨਿਯੰਤਰਣ (ਰਜਿਸਟਰ REG_PHY_WR_DQS_SLAVE_RATIO ਵਿੱਚ) ਦੀ ਵਰਤੋਂ ਕਰਨ ਬਾਰੇ ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ। ਇਹ ਦੇਰੀ ਮੁੱਲ Libero® SoC ਵਿੱਚ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ ਜਦੋਂ ਸਵੈ-ਉਤਪੰਨ ਕੀਤੇ CoreABC FDDR ਸ਼ੁਰੂਆਤੀ ਕੋਡ ਨੂੰ ਸੰਸ਼ੋਧਿਤ ਕਰਕੇ ਆਟੋਮੈਟਿਕ ਸ਼ੁਰੂਆਤੀਕਰਣ ਦੇ ਨਾਲ ਇੱਕ FDDR ਕੰਟਰੋਲਰ ਨੂੰ ਚਾਲੂ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇੱਕ ਸਮਾਨ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਇੱਕ ਉਪਭੋਗਤਾ ਬੋਰਡ ਲੇਆਉਟ ਤੇ ਲਾਗੂ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਜੋ ਹਰੇਕ ਮੈਮੋਰੀ ਡਿਵਾਈਸ ਤੇ tDQSS ਨੂੰ ਪੂਰਾ ਨਹੀਂ ਕਰਦਾ ਹੈ।

ਸਾਰਣੀ 1-1. -4 ਭਾਗਾਂ ਅਤੇ FDDR1 ਇੰਟਰਫੇਸ ਲਈ RTG1-DEV-KIT-1 tDQSS ਗਣਨਾ ਦਾ ਮੁਲਾਂਕਣ

ਮਾਰਗ ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ ਕੀਤਾ ਗਿਆ	ਘੜੀ ਦੀ ਲੰਬਾਈ (ਮਿਲੀ)	ਘੜੀ ਪ੍ਰਸਾਰ ਦੇਰੀ (ps)	ਡੇਟਾ ਦੀ ਲੰਬਾਈ (ਮਿਲੀ)	ਡਾਟਾ ਪ੍ਰਸਾਰ ਦੇਰੀ (ps)	CLKDQS ਵਿਚਕਾਰ ਅੰਤਰ ਰੂਟਿੰਗ (ਮਿਲ) ਦੇ ਕਾਰਨ	tDQSS ਹਰ ਮੈਮੋਰੀ 'ਤੇ, ਬੋਰਡ ਸਕਿਊ+FPGA DQSCLK ਤੋਂ ਬਾਅਦ skew (ps)
FPGA-ਪਹਿਲੀ ਮੈਮੋਰੀ	2578	412.48	2196	351.36	61.12	431.12
FPGA-ਦੂਜੀ ਮੈਮੋਰੀ	3107	497.12	1936	309.76	187.36	557.36
FPGA-ਤੀਜੀ ਮੈਮੋਰੀ	3634	581.44	2231	356.96	224.48	594.48
FPGA-4ਵੀਂ ਮੈਮੋਰੀ	4163	666.08	2084	333.44	332.64	702.64
FPGA-5ਵੀਂ ਮੈਮੋਰੀ	4749	759.84	2848	455.68	304.16	674.16

ਨੋਟ: ਸਭ ਤੋਂ ਮਾੜੀਆਂ ਸਥਿਤੀਆਂ ਵਿੱਚ, -4 ਡਿਵਾਈਸਾਂ ਲਈ RTG3 FDDR DDR1 DQS-CLK ਸਕਿਊ 370 ps ਅਧਿਕਤਮ ਅਤੇ 242 ps ਨਿਊਨਤਮ ਹੈ।

ਸਾਰਣੀ 1-2. STD ਪਾਰਟਸ ਅਤੇ FDDR4 ਇੰਟਰਫੇਸ ਲਈ RTG1-DEV-KIT tDQSS ਗਣਨਾ ਦਾ ਮੁਲਾਂਕਣ

ਮਾਰਗ ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ ਕੀਤਾ ਗਿਆ	ਘੜੀ ਦੀ ਲੰਬਾਈ (ਮਿਲੀ)	ਘੜੀ ਦੇ ਪ੍ਰਸਾਰ ਵਿੱਚ ਦੇਰੀ (ps)	ਡੇਟਾ ਦੀ ਲੰਬਾਈ (ਮਿਲੀ)	ਡੇਟਾ ਪ੍ਰਸਾਰ ਦੇਰੀ (ps)	CLKDQS ਵਿਚਕਾਰ ਅੰਤਰ ਰੂਟਿੰਗ (ਮਿਲ) ਦੇ ਕਾਰਨ	tDQSS ਹਰ ਮੈਮੋਰੀ 'ਤੇ, ਬੋਰਡ ਸਕਿਊ ਤੋਂ ਬਾਅਦ + FPGA DQSCLK skew (ps)
FPGA-ਪਹਿਲੀ ਮੈਮੋਰੀ	2578	412.48	2196	351.36	61.12	508.12
FPGA-ਦੂਜੀ ਮੈਮੋਰੀ	3107	497.12	1936	309.76	187.36	634.36
FPGA-ਤੀਜੀ ਮੈਮੋਰੀ	3634	581.44	2231	356.96	224.48	671.48
FPGA-4ਵੀਂ ਮੈਮੋਰੀ	4163	666.08	2084	333.44	332.64	779.64
FPGA-5ਵੀਂ ਮੈਮੋਰੀ	4749	759.84	2848	455.68	304.16	751.16

ਨੋਟ: ਸਭ ਤੋਂ ਮਾੜੀਆਂ ਸਥਿਤੀਆਂ ਵਿੱਚ, STD ਡਿਵਾਈਸਾਂ ਲਈ RTG4 FDDR DDR3 DQS-CLK ਸਕਿਊ 447 ps ਅਧਿਕਤਮ ਅਤੇ 302 ps ਨਿਊਨਤਮ ਹੈ।

ਨੋਟ: ਇਸ ਵਿਸ਼ਲੇਸ਼ਣ ਵਿੱਚ 160 ps/ਇੰਚ ਦੇ ਬੋਰਡ ਪ੍ਰਸਾਰ ਦੇਰੀ ਅਨੁਮਾਨ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਗਈ ਹੈ।ampਹਵਾਲੇ ਲਈ le. ਉਪਭੋਗਤਾ ਬੋਰਡ ਲਈ ਅਸਲ ਬੋਰਡ ਪ੍ਰਸਾਰ ਦੇਰੀ ਵਿਸ਼ਲੇਸ਼ਣ ਕੀਤੇ ਜਾ ਰਹੇ ਖਾਸ ਬੋਰਡ 'ਤੇ ਨਿਰਭਰ ਕਰਦੀ ਹੈ।

ਪਾਵਰ ਸੀਕੁਏਂਸਿੰਗ

AC439 ਦਾ ਇਹ ਜੋੜ: RTG4 FPGA ਐਪਲੀਕੇਸ਼ਨ ਨੋਟ ਲਈ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਅਤੇ ਲੇਆਉਟ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼, ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਦੀ ਪਾਲਣਾ ਕਰਨ ਲਈ ਆਲੋਚਨਾਤਮਕਤਾ 'ਤੇ ਜ਼ੋਰ ਦੇਣ ਲਈ ਪੂਰਕ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਪਾਵਰ-ਅੱਪ ਅਤੇ ਪਾਵਰ-ਡਾਊਨ ਦੇ ਸਬੰਧ ਵਿੱਚ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਦੀ ਪਾਲਣਾ ਯਕੀਨੀ ਬਣਾਓ।

ਪਾਵਰ-ਅੱਪ

ਹੇਠਾਂ ਦਿੱਤੀ ਸਾਰਣੀ ਸਿਫ਼ਾਰਸ਼ ਕੀਤੇ ਪਾਵਰ-ਅੱਪ ਵਰਤੋਂ ਦੇ ਕੇਸਾਂ ਅਤੇ ਉਹਨਾਂ ਦੇ ਅਨੁਸਾਰੀ ਪਾਵਰ-ਅੱਪ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਦੀ ਸੂਚੀ ਦਿੰਦੀ ਹੈ।

ਸਾਰਣੀ 2-1. ਪਾਵਰ-ਅੱਪ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼

ਕੇਸ ਦੀ ਵਰਤੋਂ ਕਰੋ	ਕ੍ਰਮ ਦੀ ਲੋੜ	ਵਿਵਹਾਰ	ਨੋਟਸ
DEVRST_N ਪਾਵਰ-ਅੱਪ ਦੇ ਦੌਰਾਨ ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ ਹੈ, ਜਦੋਂ ਤੱਕ ਸਾਰੀਆਂ RTG4 ਪਾਵਰ ਸਪਲਾਈ ਸਿਫ਼ਾਰਸ਼ ਕੀਤੀਆਂ ਓਪਰੇਟਿੰਗ ਹਾਲਤਾਂ 'ਤੇ ਨਹੀਂ ਪਹੁੰਚ ਜਾਂਦੀਆਂ ਹਨ	ਕੋਈ ਖਾਸ ਆਰamp-ਅੱਪ ਆਰਡਰ ਦੀ ਲੋੜ ਹੈ. ਸਪਲਾਈ ਆਰamp-ਉੱਪਰ ਇਕਸਾਰਤਾ ਨਾਲ ਵਧਣਾ ਚਾਹੀਦਾ ਹੈ.	ਇੱਕ ਵਾਰ ਜਦੋਂ VDD ਅਤੇ VPP ਐਕਟੀਵੇਸ਼ਨ ਥ੍ਰੈਸ਼ਹੋਲਡ ਤੱਕ ਪਹੁੰਚ ਜਾਂਦੇ ਹਨ (VDD ~= 0.55V, VPP ~= 2.2V) ਅਤੇ DEVRST_N ਜਾਰੀ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ POR ਦੇਰੀ ਕਾਊਂਟਰ ~ 40ms ਆਮ (50ms ਅਧਿਕਤਮ) ਲਈ ਚੱਲੇਗਾ, ਫਿਰ ਚਿੱਤਰਾਂ ਦੀ ਪਾਲਣਾ ਕਰਨ ਲਈ ਡਿਵਾਈਸ ਪਾਵਰ-ਅੱਪ ਸਿਸਟਮ ਕੰਟਰੋਲਰ ਯੂਜ਼ਰਜ਼ ਗਾਈਡ (UG11) ਦਾ 12 ਅਤੇ 0576 (DEVRST_N PUFT)। ਦੂਜੇ ਸ਼ਬਦਾਂ ਵਿੱਚ ਇਹ ਕ੍ਰਮ DEVRST_N ਜਾਰੀ ਕੀਤੇ ਬਿੰਦੂ ਤੋਂ 40 ms + 1.72036 ms (ਆਮ) ਲੈਂਦਾ ਹੈ। ਨੋਟ ਕਰੋ ਕਿ ਬਾਅਦ ਵਿੱਚ DEVRST_N ਦੀ ਵਰਤੋਂ POR ਕਾਊਂਟਰ ਨੂੰ ਫੰਕਸ਼ਨਲ ਕਾਰਜਾਂ ਲਈ ਪਾਵਰ-ਅੱਪ ਕਰਨ ਦੀ ਉਡੀਕ ਨਹੀਂ ਕਰਦੀ ਹੈ ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਇਹ ਕ੍ਰਮ ਸਿਰਫ਼ 1.72036 ms (ਆਮ) ਲੈਂਦਾ ਹੈ।	ਡਿਜ਼ਾਈਨ ਦੁਆਰਾ, ਪਾਵਰ-ਅੱਪ ਦੇ ਦੌਰਾਨ ਆਉਟਪੁੱਟ ਅਸਮਰੱਥ (ਭਾਵ ਫਲੋਟ) ਹੋ ਜਾਣਗੇ। ਇੱਕ ਵਾਰ ਜਦੋਂ POR ਕਾਊਂਟਰ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ, DEVRST_N ਜਾਰੀ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਸਾਰੀਆਂ VDDI I/O ਸਪਲਾਈ ਆਪਣੀ ~ 0.6V ਥ੍ਰੈਸ਼ਹੋਲਡ 'ਤੇ ਪਹੁੰਚ ਜਾਂਦੀ ਹੈ, ਤਾਂ I/Os ਨੂੰ ਕਮਜ਼ੋਰ ਪੁੱਲ-ਅੱਪ ਐਕਟੀਵੇਟ ਦੇ ਨਾਲ ਟ੍ਰਾਈਸਟੇਟ ਕੀਤਾ ਜਾਵੇਗਾ, ਜਦੋਂ ਤੱਕ ਆਉਟਪੁੱਟ ਉਪਭੋਗਤਾ ਨਿਯੰਤਰਣ ਵਿੱਚ ਤਬਦੀਲ ਨਹੀਂ ਹੁੰਦੇ, ਪ੍ਰਤੀ ਅੰਕੜੇ। UG11 ਦੇ 12 ਅਤੇ 0576। ਨਾਜ਼ੁਕ ਆਉਟਪੁੱਟ ਜੋ ਪਾਵਰ-ਅੱਪ ਦੇ ਦੌਰਾਨ ਘੱਟ ਰਹਿਣੀਆਂ ਚਾਹੀਦੀਆਂ ਹਨ, ਨੂੰ ਇੱਕ ਬਾਹਰੀ 1K-ohm ਪੁੱਲ-ਡਾਊਨ ਰੋਧਕ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
DEVRST_N VPP ਤੱਕ ਖਿੱਚਿਆ ਗਿਆ ਹੈ ਅਤੇ ਸਾਰੀਆਂ ਸਪਲਾਈਜ਼ ਆਰamp ਲਗਭਗ ਉਸੇ ਸਮੇਂ ਉੱਪਰ	VDDPLL r ਨੂੰ ਆਖਰੀ ਪਾਵਰ-ਸਪਲਾਈ ਨਹੀਂ ਹੋਣੀ ਚਾਹੀਦੀamp ਤੱਕ, ਅਤੇ ਘੱਟੋ-ਘੱਟ ਸਿਫ਼ਾਰਸ਼ ਕੀਤੇ ਓਪਰੇਟਿੰਗ ਵੋਲਯੂਮ ਤੱਕ ਪਹੁੰਚਣਾ ਚਾਹੀਦਾ ਹੈtage ਆਖਰੀ ਸਪਲਾਈ (VDD ਜਾਂ VDDI) ਸ਼ੁਰੂ ਹੋਣ ਤੋਂ ਪਹਿਲਾਂ rampPLL ਲਾਕ ਆਉਟਪੁੱਟ ਗੜਬੜਾਂ ਨੂੰ ਰੋਕਣ ਲਈ ing. VDDPLL ਪਾਵਰ ਸਪਲਾਈ ਲਈ ਕ੍ਰਮ ਦੀਆਂ ਲੋੜਾਂ ਨੂੰ ਹਟਾਉਣ ਲਈ CCC/PLL READY_VDDPLL ਇੰਪੁੱਟ ਦੀ ਵਰਤੋਂ ਕਿਵੇਂ ਕਰਨੀ ਹੈ ਇਸ ਬਾਰੇ ਸਪੱਸ਼ਟੀਕਰਨ ਲਈ RTG4 ਕਲਾਕਿੰਗ ਸਰੋਤ ਉਪਭੋਗਤਾ ਗਾਈਡ (UG0586) ਦੇਖੋ। ਜਾਂ ਤਾਂ SERDES_x_Lyz_VDDAIO ਨੂੰ VDD ਦੇ ਸਮਾਨ ਸਪਲਾਈ ਨਾਲ ਬੰਨ੍ਹੋ, ਜਾਂ ਇਹ ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਉਹ ਇੱਕੋ ਸਮੇਂ ਪਾਵਰ-ਅੱਪ ਹੋਣ।	ਇੱਕ ਵਾਰ ਜਦੋਂ VDD ਅਤੇ VPP ਐਕਟੀਵੇਸ਼ਨ ਥ੍ਰੈਸ਼ਹੋਲਡ (VDD ~= 0.55V, VPP ~= 2.2V) ਤੱਕ ਪਹੁੰਚ ਜਾਂਦੇ ਹਨ ਤਾਂ 50 ms POR ਦੇਰੀ ਕਾਊਂਟਰ ਚੱਲੇਗਾ। ਫੰਕਸ਼ਨਲ ਟਾਈਮਿੰਗ ਤੱਕ ਡਿਵਾਈਸ ਪਾਵਰ-ਅੱਪ ਸਿਸਟਮ ਕੰਟਰੋਲਰ ਯੂਜ਼ਰਸ ਗਾਈਡ (UG9) ਦੇ ਚਿੱਤਰ 10 ਅਤੇ 0576 (VDD PUFT) ਦੀ ਪਾਲਣਾ ਕਰਦੀ ਹੈ। ਦੂਜੇ ਸ਼ਬਦਾਂ ਵਿੱਚ, ਕੁੱਲ ਸਮਾਂ 57.95636 ms ਹੈ।	ਡਿਜ਼ਾਈਨ ਦੁਆਰਾ, ਪਾਵਰ-ਅੱਪ ਦੇ ਦੌਰਾਨ ਆਉਟਪੁੱਟ ਅਸਮਰੱਥ (ਭਾਵ ਫਲੋਟ) ਹੋ ਜਾਣਗੇ। ਇੱਕ ਵਾਰ ਜਦੋਂ POR ਕਾਊਂਟਰ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ, DEVRST_N ਜਾਰੀ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਸਾਰੀਆਂ VDDI IO ਸਪਲਾਈ ਆਪਣੀ ~ 0.6V ਥ੍ਰੈਸ਼ਹੋਲਡ ਤੱਕ ਪਹੁੰਚ ਜਾਂਦੀ ਹੈ, ਤਾਂ I/Os ਨੂੰ ਕਮਜ਼ੋਰ ਪੁੱਲ-ਅੱਪ ਐਕਟੀਵੇਟ ਦੇ ਨਾਲ ਟ੍ਰੀਸਟੇਟ ਕੀਤਾ ਜਾਵੇਗਾ, ਜਦੋਂ ਤੱਕ ਆਊਟਪੁੱਟ ਉਪਭੋਗਤਾ ਨਿਯੰਤਰਣ ਵਿੱਚ ਤਬਦੀਲ ਨਹੀਂ ਹੁੰਦੇ, ਪ੍ਰਤੀ ਚਿੱਤਰ 9 ਅਤੇ UG10 ਦਾ 0576। ਨਾਜ਼ੁਕ ਆਉਟਪੁੱਟ ਜੋ ਪਾਵਰ-ਅੱਪ ਦੇ ਦੌਰਾਨ ਘੱਟ ਰਹਿਣੀਆਂ ਚਾਹੀਦੀਆਂ ਹਨ, ਨੂੰ ਇੱਕ ਬਾਹਰੀ 1K-ohm ਪੁੱਲ-ਡਾਊਨ ਰੋਧਕ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	ਸੀਨਰੀਓ ਕਾਲਮ ਵਿੱਚ ਸੂਚੀਬੱਧ ਕ੍ਰਮ। DEVRST_N ਨੂੰ VPP ਤੱਕ ਖਿੱਚਿਆ ਗਿਆ ਹੈ।	ਇੱਕ ਵਾਰ ਜਦੋਂ VDD ਅਤੇ VPP ਐਕਟੀਵੇਸ਼ਨ ਥ੍ਰੈਸ਼ਹੋਲਡ ਤੱਕ ਪਹੁੰਚ ਜਾਂਦੇ ਹਨ (VDD ~= 0.55V, VPP ~= 2.2V) 50ms POR ਦੇਰੀ ਕਾਊਂਟਰ ਚੱਲੇਗਾ। ਫੰਕਸ਼ਨਲ ਟਾਈਮਿੰਗ ਤੱਕ ਡਿਵਾਈਸ ਪਾਵਰ-ਅੱਪ ਸਿਸਟਮ ਕੰਟਰੋਲਰ ਯੂਜ਼ਰਸ ਗਾਈਡ (UG9) ਦੇ ਚਿੱਤਰ 10 ਅਤੇ 0576 (VDD PUFT) ਦੀ ਪਾਲਣਾ ਕਰਦੀ ਹੈ। ਡਿਵਾਈਸ ਪਾਵਰ-ਅਪ ਕ੍ਰਮ ਅਤੇ ਪਾਵਰ-ਅਪ ਟੂ ਫੰਕਸ਼ਨਲ ਟਾਈਮਿੰਗ ਨੂੰ ਪੂਰਾ ਕਰਨਾ ਆਖਰੀ VDDI ਸਪਲਾਈ 'ਤੇ ਅਧਾਰਤ ਹੈ ਜੋ ਚਾਲੂ ਹੈ।	ਡਿਜ਼ਾਈਨ ਦੁਆਰਾ, ਪਾਵਰ-ਅੱਪ ਦੇ ਦੌਰਾਨ ਆਉਟਪੁੱਟ ਅਸਮਰੱਥ (ਭਾਵ ਫਲੋਟ) ਹੋ ਜਾਣਗੇ। ਇੱਕ ਵਾਰ ਜਦੋਂ POR ਕਾਊਂਟਰ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ, DEVRST_N ਜਾਰੀ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਸਾਰੀਆਂ VDDI I/O ਸਪਲਾਈ ਆਪਣੇ ~ 0.6V ਥ੍ਰੈਸ਼ਹੋਲਡ 'ਤੇ ਪਹੁੰਚ ਜਾਂਦੀ ਹੈ, ਤਾਂ IOs ਨੂੰ ਕਮਜ਼ੋਰ ਪੁੱਲ-ਅੱਪ ਐਕਟੀਵੇਟ ਦੇ ਨਾਲ ਟ੍ਰੀਸਟੇਟ ਕੀਤਾ ਜਾਵੇਗਾ, ਜਦੋਂ ਤੱਕ ਆਊਟਪੁੱਟ ਉਪਭੋਗਤਾ ਨਿਯੰਤਰਣ ਵਿੱਚ ਤਬਦੀਲ ਨਹੀਂ ਹੁੰਦੇ, ਪ੍ਰਤੀ ਚਿੱਤਰ 9 ਅਤੇ UG10 ਦਾ 0576। ਪਾਵਰ-ਅੱਪ ਦੇ ਦੌਰਾਨ ਕੋਈ ਕਮਜ਼ੋਰ ਪੁੱਲ-ਅੱਪ ਐਕਟੀਵੇਸ਼ਨ ਨਹੀਂ ਹੈ ਜਦੋਂ ਤੱਕ ਸਾਰੀਆਂ VDDI ਸਪਲਾਈ ~ 0.6V ਤੱਕ ਨਹੀਂ ਪਹੁੰਚਦੀਆਂ। ਇਸ ਕ੍ਰਮ ਦਾ ਮੁੱਖ ਫਾਇਦਾ ਇਹ ਹੈ ਕਿ ਆਖਰੀ VDDI ਸਪਲਾਈ ਜੋ ਇਸ ਐਕਟੀਵੇਸ਼ਨ ਥ੍ਰੈਸ਼ਹੋਲਡ ਤੱਕ ਪਹੁੰਚਦੀ ਹੈ, ਵਿੱਚ ਕਮਜ਼ੋਰ ਪੁੱਲ-ਅੱਪ ਐਕਟੀਵੇਟ ਨਹੀਂ ਹੋਵੇਗਾ ਅਤੇ ਇਸਦੀ ਬਜਾਏ ਅਯੋਗ ਮੋਡ ਤੋਂ ਉਪਭੋਗਤਾ ਪਰਿਭਾਸ਼ਿਤ ਮੋਡ ਵਿੱਚ ਸਿੱਧਾ ਪਰਿਵਰਤਿਤ ਹੋਵੇਗਾ। ਇਹ ਉਹਨਾਂ ਡਿਜ਼ਾਈਨਾਂ ਲਈ ਲੋੜੀਂਦੇ ਬਾਹਰੀ 1K ਪੁੱਲ-ਡਾਊਨ ਰੋਧਕਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਘੱਟ ਕਰਨ ਵਿੱਚ ਮਦਦ ਕਰ ਸਕਦਾ ਹੈ, ਜਿਹਨਾਂ ਵਿੱਚ ਜ਼ਿਆਦਾਤਰ I/O ਬੈਂਕਾਂ ਨੂੰ ਵੱਧਣ ਲਈ ਆਖਰੀ VDDI ਦੁਆਰਾ ਸੰਚਾਲਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। ਵਧਣ ਲਈ ਆਖਰੀ VDDI ਸਪਲਾਈ ਤੋਂ ਇਲਾਵਾ ਕਿਸੇ ਵੀ VDDI ਸਪਲਾਈ ਦੁਆਰਾ ਸੰਚਾਲਿਤ ਹੋਰ ਸਾਰੇ I/O ਬੈਂਕਾਂ ਲਈ, ਨਾਜ਼ੁਕ ਆਉਟਪੁੱਟ ਜੋ ਪਾਵਰ-ਅੱਪ ਦੇ ਦੌਰਾਨ ਘੱਟ ਰਹਿਣੀਆਂ ਚਾਹੀਦੀਆਂ ਹਨ, ਲਈ ਇੱਕ ਬਾਹਰੀ 1K-ohm ਪੁੱਲ-ਡਾਊਨ ਰੋਧਕ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।

DEVRST_N ਦਾਅਵੇ ਅਤੇ ਪਾਵਰ-ਡਾਊਨ ਦੌਰਾਨ ਵਿਚਾਰ

ਜੇਕਰ AC439: RTG4 FPGA ਐਪਲੀਕੇਸ਼ਨ ਨੋਟ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਲਈ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਅਤੇ ਲੇਆਉਟ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਦੀ ਪਾਲਣਾ ਨਹੀਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਤਾਂ ਕਿਰਪਾ ਕਰਕੇ ਦੁਬਾਰਾview ਹੇਠ ਦਿੱਤੇ ਵੇਰਵੇ:

ਸਾਰਣੀ 2-2 ਵਿੱਚ ਦਿੱਤੇ ਪਾਵਰ-ਡਾਊਨ ਕ੍ਰਮਾਂ ਲਈ, ਉਪਭੋਗਤਾ I/O ਗੜਬੜੀਆਂ ਜਾਂ ਇਨਰਸ਼ ਅਤੇ ਅਸਥਾਈ ਵਰਤਮਾਨ ਘਟਨਾਵਾਂ ਦੇਖ ਸਕਦਾ ਹੈ।
ਜਿਵੇਂ ਕਿ ਕਸਟਮਰ ਐਡਵਾਈਜ਼ਰੀ ਨੋਟੀਫਿਕੇਸ਼ਨ (CAN) 19002.5 ਵਿੱਚ ਦੱਸਿਆ ਗਿਆ ਹੈ, RTG4 ਡੇਟਾਸ਼ੀਟ ਵਿੱਚ ਸਿਫ਼ਾਰਸ਼ ਕੀਤੇ ਪਾਵਰ-ਡਾਊਨ ਕ੍ਰਮ ਤੋਂ ਭਟਕਣਾ 1.2V VDD ਸਪਲਾਈ 'ਤੇ ਇੱਕ ਅਸਥਾਈ ਕਰੰਟ ਨੂੰ ਚਾਲੂ ਕਰ ਸਕਦੀ ਹੈ। ਜੇਕਰ 3.3V VPP ਸਪਲਾਈ ਆਰamp1.2V VDD ਸਪਲਾਈ ਤੋਂ ਪਹਿਲਾਂ, VDD 'ਤੇ ਇੱਕ ਅਸਥਾਈ ਕਰੰਟ ਦੇਖਿਆ ਜਾਵੇਗਾ ਕਿਉਂਕਿ VPP ਅਤੇ DEVRST_N (VPP ਦੁਆਰਾ ਸੰਚਾਲਿਤ) ਲਗਭਗ 1.0V ਤੱਕ ਪਹੁੰਚਦੇ ਹਨ। ਇਹ ਅਸਥਾਈ ਕਰੰਟ ਨਹੀਂ ਵਾਪਰਦਾ ਹੈ ਜੇਕਰ ਡੇਟਾਸ਼ੀਟ ਦੀ ਸਿਫ਼ਾਰਿਸ਼ ਦੇ ਅਨੁਸਾਰ, VPP ਨੂੰ ਆਖਰੀ ਵਾਰ ਬੰਦ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। - ਅਸਥਾਈ ਕਰੰਟ ਦੀ ਤੀਬਰਤਾ ਅਤੇ ਮਿਆਦ FPGA ਵਿੱਚ ਪ੍ਰੋਗ੍ਰਾਮ ਕੀਤੇ ਡਿਜ਼ਾਈਨ, ਖਾਸ ਬੋਰਡ ਡੀਕਪਲਿੰਗ ਸਮਰੱਥਾ, ਅਤੇ 1.2V ਵੋਲਯੂਮ ਦੇ ਅਸਥਾਈ ਜਵਾਬ 'ਤੇ ਨਿਰਭਰ ਕਰਦੀ ਹੈ।tage ਰੈਗੂਲੇਟਰ. ਦੁਰਲੱਭ ਮਾਮਲਿਆਂ ਵਿੱਚ, 25A ਤੱਕ ਇੱਕ ਅਸਥਾਈ ਕਰੰਟ (ਜਾਂ ਨਾਮਾਤਰ 30V VDD ਸਪਲਾਈ 'ਤੇ 1.2 ਵਾਟਸ) ਦੇਖਿਆ ਗਿਆ ਹੈ। ਪੂਰੇ FPGA ਫੈਬਰਿਕ ਵਿੱਚ ਇਸ VDD ਅਸਥਾਈ ਕਰੰਟ ਦੀ ਵਿਤਰਿਤ ਪ੍ਰਕਿਰਤੀ ਦੇ ਕਾਰਨ (ਕਿਸੇ ਖਾਸ ਖੇਤਰ ਵਿੱਚ ਸਥਾਨਿਕ ਨਹੀਂ), ਅਤੇ ਇਸਦੀ ਛੋਟੀ ਮਿਆਦ, ਜੇਕਰ ਪਾਵਰ-ਡਾਊਨ ਅਸਥਾਈ 25A ਜਾਂ ਘੱਟ ਹੈ ਤਾਂ ਕੋਈ ਭਰੋਸੇਯੋਗਤਾ ਚਿੰਤਾ ਨਹੀਂ ਹੈ। - ਇੱਕ ਵਧੀਆ ਡਿਜ਼ਾਈਨ ਅਭਿਆਸ ਦੇ ਰੂਪ ਵਿੱਚ, ਅਸਥਾਈ ਕਰੰਟ ਤੋਂ ਬਚਣ ਲਈ ਡੇਟਾਸ਼ੀਟ ਦੀ ਸਿਫ਼ਾਰਸ਼ ਦੀ ਪਾਲਣਾ ਕਰੋ।

I/O ਗੜਬੜ 1.7 ms ਲਈ ਲਗਭਗ 1.2V ਹੋ ਸਕਦੀ ਹੈ।
- ਘੱਟ ਜਾਂ ਟ੍ਰਾਈਸਟੇਟ ਚਲਾਉਣ ਵਾਲੇ ਆਉਟਪੁੱਟਾਂ 'ਤੇ ਉੱਚ ਗੜਬੜ ਦੇਖੀ ਜਾ ਸਕਦੀ ਹੈ।
- ਉੱਚ ਡ੍ਰਾਈਵਿੰਗ ਕਰਨ ਵਾਲੇ ਆਉਟਪੁੱਟਾਂ 'ਤੇ ਘੱਟ ਗੜਬੜ ਦੇਖੀ ਜਾ ਸਕਦੀ ਹੈ (1 KΩ ਪੁੱਲ-ਡਾਊਨ ਜੋੜ ਕੇ ਘੱਟ ਗੜਬੜ ਨੂੰ ਘੱਟ ਨਹੀਂ ਕੀਤਾ ਜਾ ਸਕਦਾ)।

ਪਹਿਲਾਂ VDDIx ਨੂੰ ਪਾਵਰ ਡਾਊਨ ਕਰਨ ਨਾਲ ਉੱਚ ਤੋਂ ਨੀਵੇਂ ਤੱਕ ਮੋਨੋਟੋਨਿਕ ਤਬਦੀਲੀ ਦੀ ਆਗਿਆ ਮਿਲਦੀ ਹੈ, ਪਰ ਆਉਟਪੁੱਟ ਸੰਖੇਪ ਵਿੱਚ ਘੱਟ ਚਲਦੀ ਹੈ ਜੋ ਇੱਕ ਉਪਭੋਗਤਾ ਬੋਰਡ ਨੂੰ ਪ੍ਰਭਾਵਤ ਕਰੇਗੀ ਜੋ RTG4 VDDIx ਨੂੰ ਪਾਵਰ ਡਾਊਨ ਕਰਨ 'ਤੇ ਬਾਹਰੀ ਤੌਰ 'ਤੇ ਆਉਟਪੁੱਟ ਨੂੰ ਉੱਚਾ ਚੁੱਕਣ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰਦਾ ਹੈ। RTG4 ਦੀ ਲੋੜ ਹੈ ਕਿ I/O ਪੈਡ ਬਾਹਰੀ ਤੌਰ 'ਤੇ VDDIx ਬੈਂਕ ਸਪਲਾਈ ਵਾਲੀਅਮ ਤੋਂ ਉੱਪਰ ਨਾ ਚਲਾਏ ਜਾਣ।tage ਇਸ ਲਈ ਜੇਕਰ ਇੱਕ ਬਾਹਰੀ ਰੋਧਕ ਨੂੰ ਕਿਸੇ ਹੋਰ ਪਾਵਰ ਰੇਲ ਵਿੱਚ ਜੋੜਿਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਇਸਨੂੰ VDDIx ਸਪਲਾਈ ਦੇ ਨਾਲ ਪਾਵਰ-ਡਾਊਨ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।
ਸਾਰਣੀ 2-2. AC439 ਵਿੱਚ ਸਿਫਾਰਿਸ਼ ਕੀਤੇ ਪਾਵਰ-ਡਾਊਨ ਕ੍ਰਮ ਦੀ ਪਾਲਣਾ ਨਾ ਕਰਨ 'ਤੇ I/O ਗੜਬੜ ਵਾਲੇ ਹਾਲਾਤ

ਡਿਫੌਲਟ ਆਉਟਪੁੱਟ ਸਥਿਤੀ	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	ਪਾਵਰ ਡਾਊਨ ਵਿਵਹਾਰ
					I/O ਗੜਬੜ	ਮੌਜੂਦਾ ਇਨ- ਰਸ਼
I/O ਡਰਾਈਵਿੰਗ ਘੱਟ ਜਾਂ ਤ੍ਰਿਸਟੇਟਡ	Ramp ਕਿਸੇ ਵੀ ਕ੍ਰਮ ਵਿੱਚ VPP ਤੋਂ ਬਾਅਦ ਹੇਠਾਂ		Ramp ਪਹਿਲਾਂ ਹੇਠਾਂ	ਵੀਪੀਪੀ ਨਾਲ ਬੰਨ੍ਹਿਆ ਹੋਇਆ ਹੈ	ਹਾਂ1	ਹਾਂ
	Ramp DEVRST_N ਦਾਅਵੇ ਤੋਂ ਬਾਅਦ ਕਿਸੇ ਵੀ ਕ੍ਰਮ ਵਿੱਚ ਹੇਠਾਂ			ਕਿਸੇ ਵੀ ਸਪਲਾਈ ਤੋਂ ਪਹਿਲਾਂ ਦਾਅਵਾ ਕੀਤਾ ਆਰamp ਹੇਠਾਂ	ਹਾਂ1	ਨੰ
I/O ਡ੍ਰਾਈਵਿੰਗ ਹਾਈ	Ramp ਕਿਸੇ ਵੀ ਕ੍ਰਮ ਵਿੱਚ VPP ਤੋਂ ਬਾਅਦ ਹੇਠਾਂ		Ramp ਪਹਿਲਾਂ ਹੇਠਾਂ	ਵੀਪੀਪੀ ਨਾਲ ਬੰਨ੍ਹਿਆ ਹੋਇਆ ਹੈ	ਹਾਂ	ਹਾਂ
	Ramp VPP ਤੋਂ ਪਹਿਲਾਂ ਕਿਸੇ ਵੀ ਕ੍ਰਮ ਵਿੱਚ ਹੇਠਾਂ		Ramp ਪਿਛਲੇ ਥੱਲੇ	ਵੀਪੀਪੀ ਨਾਲ ਬੰਨ੍ਹਿਆ ਹੋਇਆ ਹੈ	ਨੰ 2	ਨੰ
	Ramp DEVRST_N ਦਾਅਵੇ ਤੋਂ ਬਾਅਦ ਕਿਸੇ ਵੀ ਕ੍ਰਮ ਵਿੱਚ ਹੇਠਾਂ			ਕਿਸੇ ਵੀ ਸਪਲਾਈ ਤੋਂ ਪਹਿਲਾਂ ਦਾਅਵਾ ਕੀਤਾ ਆਰamp ਹੇਠਾਂ	ਹਾਂ	ਨੰ

(1) ਨਾਜ਼ੁਕ I/Os 'ਤੇ ਉੱਚ ਗੜਬੜ ਨੂੰ ਘਟਾਉਣ ਲਈ ਇੱਕ ਬਾਹਰੀ 1 KΩ ਪੁੱਲ-ਡਾਊਨ ਰੋਧਕ ਦੀ ਸਿਫ਼ਾਰਸ਼ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਜੋ ਪਾਵਰ-ਡਾਊਨ ਦੌਰਾਨ ਘੱਟ ਰਹਿਣਾ ਚਾਹੀਦਾ ਹੈ।
(2) ਇੱਕ ਘੱਟ ਖਰਾਬੀ ਸਿਰਫ ਇੱਕ I/O ਲਈ ਦੇਖੀ ਜਾਂਦੀ ਹੈ ਜੋ ਬਾਹਰੀ ਤੌਰ 'ਤੇ ਇੱਕ ਪਾਵਰ ਸਪਲਾਈ ਤੱਕ ਖਿੱਚੀ ਜਾਂਦੀ ਹੈ ਜੋ VPP r ਦੇ ਤੌਰ ਤੇ ਚਲਦੀ ਰਹਿੰਦੀ ਹੈ।ampਹੇਠਾਂ ਹੈ। ਹਾਲਾਂਕਿ, ਇਹ ਡਿਵਾਈਸ ਦੀ ਸਿਫ਼ਾਰਿਸ਼ ਕੀਤੀਆਂ ਓਪਰੇਟਿੰਗ ਹਾਲਤਾਂ ਦੀ ਉਲੰਘਣਾ ਹੈ ਕਿਉਂਕਿ PAD ਅਨੁਸਾਰੀ VDDIx r ਤੋਂ ਬਾਅਦ ਉੱਚਾ ਨਹੀਂ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।ampਹੇਠਾਂ ਹੈ।

ਜੇਕਰ DEVRST_N ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਉਪਭੋਗਤਾ ਕਿਸੇ ਵੀ ਆਉਟਪੁੱਟ I/O 'ਤੇ ਇੱਕ ਘੱਟ ਖਰਾਬੀ ਦੇਖ ਸਕਦਾ ਹੈ ਜੋ ਉੱਚੀ ਗੱਡੀ ਚਲਾ ਰਿਹਾ ਹੈ ਅਤੇ VDDI ਦੇ ਇੱਕ ਰੋਧਕ ਦੁਆਰਾ ਬਾਹਰੀ ਤੌਰ 'ਤੇ ਖਿੱਚਿਆ ਜਾ ਰਿਹਾ ਹੈ। ਸਾਬਕਾ ਲਈample, ਇੱਕ 1KΩ ਪੁੱਲ-ਅੱਪ ਰੋਧਕ ਦੇ ਨਾਲ, ਘੱਟੋ-ਘੱਟ ਵੋਲਯੂਮ ਤੱਕ ਪਹੁੰਚਣ ਵਾਲੀ ਇੱਕ ਘੱਟ ਗੜਬੜtag0.4 ns ਦੀ ਮਿਆਦ ਦੇ ਨਾਲ 200V ਦਾ e ਆਉਟਪੁੱਟ ਟ੍ਰੀਸਟੇਟ ਕੀਤੇ ਜਾਣ ਤੋਂ ਪਹਿਲਾਂ ਹੋ ਸਕਦਾ ਹੈ।

ਨੋਟ: DEVRST_N ਨੂੰ VPP ਵਾਲੀਅਮ ਤੋਂ ਉੱਪਰ ਨਹੀਂ ਖਿੱਚਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈtagਈ. ਉਪਰੋਕਤ ਤੋਂ ਬਚਣ ਲਈ AC439: RTG4 FPGA ਐਪਲੀਕੇਸ਼ਨ ਨੋਟ ਲਈ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਅਤੇ ਲੇਆਉਟ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਵਿੱਚ ਵਰਣਿਤ ਪਾਵਰ-ਅੱਪ ਅਤੇ ਪਾਵਰ-ਡਾਊਨ ਕ੍ਰਮ ਦੀ ਪਾਲਣਾ ਕਰਨ ਦੀ ਜ਼ੋਰਦਾਰ ਸਿਫਾਰਸ਼ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।

ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ

ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ ਉਹਨਾਂ ਤਬਦੀਲੀਆਂ ਦਾ ਵਰਣਨ ਕਰਦਾ ਹੈ ਜੋ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ ਲਾਗੂ ਕੀਤੇ ਗਏ ਸਨ। ਪਰਿਵਰਤਨ ਮੌਜੂਦਾ ਪ੍ਰਕਾਸ਼ਨ ਤੋਂ ਸ਼ੁਰੂ ਕਰਦੇ ਹੋਏ, ਸੰਸ਼ੋਧਨ ਦੁਆਰਾ ਸੂਚੀਬੱਧ ਕੀਤੇ ਗਏ ਹਨ।

ਸਾਰਣੀ 3-1. ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ

ਸੰਸ਼ੋਧਨ	ਮਿਤੀ	ਵਰਣਨ
A	04/2022	DEVRST_N ਦਾਅਵੇ ਦੇ ਦੌਰਾਨ, ਸਾਰੇ RTG4 I/Os ਟ੍ਰੀਸਟੇਟ ਕੀਤੇ ਜਾਣਗੇ। ਆਉਟਪੁੱਟ ਜੋ FPGA ਫੈਬਰਿਕ ਦੁਆਰਾ ਉੱਚੇ ਚਲਦੇ ਹਨ ਅਤੇ ਬੋਰਡ 'ਤੇ ਬਾਹਰੋਂ ਉੱਚੇ ਖਿੱਚੇ ਜਾਂਦੇ ਹਨ, ਟ੍ਰਾਈਸਟੇਟ ਸਥਿਤੀ ਵਿੱਚ ਦਾਖਲ ਹੋਣ ਤੋਂ ਪਹਿਲਾਂ ਇੱਕ ਘੱਟ ਗੜਬੜ ਦਾ ਅਨੁਭਵ ਕਰ ਸਕਦੇ ਹਨ। ਅਜਿਹੇ ਆਉਟਪੁੱਟ ਦ੍ਰਿਸ਼ ਦੇ ਨਾਲ ਇੱਕ ਬੋਰਡ ਡਿਜ਼ਾਇਨ ਦਾ FPGA ਆਉਟਪੁੱਟ ਦੇ ਅੰਤਰ-ਕੁਨੈਕਸ਼ਨਾਂ ਦੇ ਪ੍ਰਭਾਵ ਨੂੰ ਸਮਝਣ ਲਈ ਵਿਸ਼ਲੇਸ਼ਣ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਜੋ DEVRST_N ਦਾ ਦਾਅਵਾ ਕਰਨ 'ਤੇ ਗੜਬੜ ਹੋ ਸਕਦਾ ਹੈ। ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ, ਭਾਗ 5 ਵਿੱਚ ਪੜਾਅ 2.2 ਵੇਖੋ। DEVRST_N ਦਾਅਵੇ ਅਤੇ ਪਾਵਰ-ਡਾਊਨ ਦੌਰਾਨ ਵਿਚਾਰ। ਨਾਮ ਬਦਲਿਆ ਪਾਵਰ-ਡਾਊਨ ਸੈਕਸ਼ਨ 2.2 ਤੱਕ। DEVRST_N ਦਾਅਵੇ ਅਤੇ ਪਾਵਰ-ਡਾਊਨ ਦੌਰਾਨ ਵਿਚਾਰ। ਮਾਈਕ੍ਰੋਚਿੱਪ ਟੈਂਪਲੇਟ ਵਿੱਚ ਬਦਲਿਆ ਗਿਆ।
2	02/2022	ਪਾਵਰ-ਅੱਪ ਸੈਕਸ਼ਨ ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆ। ਪਾਵਰ ਸੀਕਵੈਂਸਿੰਗ ਸੈਕਸ਼ਨ ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆ।
1	07/2019	ਇਸ ਦਸਤਾਵੇਜ਼ ਦਾ ਪਹਿਲਾ ਪ੍ਰਕਾਸ਼ਨ।

ਮਾਈਕ੍ਰੋਚਿਪ FPGA ਸਹਿਯੋਗ

ਮਾਈਕ੍ਰੋਚਿੱਪ ਐੱਫਪੀਜੀਏ ਉਤਪਾਦ ਸਮੂਹ ਆਪਣੇ ਉਤਪਾਦਾਂ ਨੂੰ ਵੱਖ-ਵੱਖ ਸਹਾਇਤਾ ਸੇਵਾਵਾਂ ਦੇ ਨਾਲ ਸਮਰਥਨ ਕਰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਗਾਹਕ ਸੇਵਾ, ਗਾਹਕ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ, ਏ. webਸਾਈਟ, ਅਤੇ ਵਿਸ਼ਵਵਿਆਪੀ ਵਿਕਰੀ ਦਫਤਰ। ਗਾਹਕਾਂ ਨੂੰ ਸਮਰਥਨ ਨਾਲ ਸੰਪਰਕ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਮਾਈਕ੍ਰੋਚਿੱਪ ਔਨਲਾਈਨ ਸਰੋਤਾਂ 'ਤੇ ਜਾਣ ਦਾ ਸੁਝਾਅ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ ਕਿਉਂਕਿ ਇਹ ਬਹੁਤ ਸੰਭਾਵਨਾ ਹੈ ਕਿ ਉਨ੍ਹਾਂ ਦੇ ਸਵਾਲਾਂ ਦਾ ਜਵਾਬ ਪਹਿਲਾਂ ਹੀ ਦਿੱਤਾ ਗਿਆ ਹੈ।

ਰਾਹੀਂ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ ਨਾਲ ਸੰਪਰਕ ਕਰੋ web'ਤੇ ਸਾਈਟ www.microchip.com/support. FPGA ਡਿਵਾਈਸ ਪਾਰਟ ਨੰਬਰ ਦਾ ਜ਼ਿਕਰ ਕਰੋ, ਉਚਿਤ ਕੇਸ ਸ਼੍ਰੇਣੀ ਚੁਣੋ, ਅਤੇ ਡਿਜ਼ਾਈਨ ਅੱਪਲੋਡ ਕਰੋ files ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਸ ਬਣਾਉਣ ਵੇਲੇ.
ਗੈਰ-ਤਕਨੀਕੀ ਉਤਪਾਦ ਸਹਾਇਤਾ ਲਈ ਗਾਹਕ ਸੇਵਾ ਨਾਲ ਸੰਪਰਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਉਤਪਾਦ ਦੀ ਕੀਮਤ, ਉਤਪਾਦ ਅੱਪਗਰੇਡ, ਅੱਪਡੇਟ ਜਾਣਕਾਰੀ, ਆਰਡਰ ਸਥਿਤੀ, ਅਤੇ ਅਧਿਕਾਰ।

ਉੱਤਰੀ ਅਮਰੀਕਾ ਤੋਂ, 800.262.1060 'ਤੇ ਕਾਲ ਕਰੋ
ਬਾਕੀ ਦੁਨੀਆ ਤੋਂ, 650.318.4460 'ਤੇ ਕਾਲ ਕਰੋ
ਫੈਕਸ, ਦੁਨੀਆ ਵਿੱਚ ਕਿਤੇ ਵੀ, 650.318.8044

ਮਾਈਕ੍ਰੋਚਿੱਪ Webਸਾਈਟ

ਮਾਈਕ੍ਰੋਚਿੱਪ ਸਾਡੇ ਦੁਆਰਾ ਔਨਲਾਈਨ ਸਹਾਇਤਾ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ web'ਤੇ ਸਾਈਟ www.microchip.com/. ਇਹ webਸਾਈਟ ਨੂੰ ਬਣਾਉਣ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ files ਅਤੇ ਗਾਹਕਾਂ ਲਈ ਆਸਾਨੀ ਨਾਲ ਉਪਲਬਧ ਜਾਣਕਾਰੀ। ਉਪਲਬਧ ਸਮੱਗਰੀ ਵਿੱਚੋਂ ਕੁਝ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ:

ਉਤਪਾਦ ਸਹਾਇਤਾ - ਡਾਟਾ ਸ਼ੀਟਾਂ ਅਤੇ ਇਰੱਟਾ, ਐਪਲੀਕੇਸ਼ਨ ਨੋਟਸ ਅਤੇ ਐੱਸample ਪ੍ਰੋਗਰਾਮ, ਡਿਜ਼ਾਈਨ ਸਰੋਤ, ਉਪਭੋਗਤਾ ਦੇ ਮਾਰਗਦਰਸ਼ਕ ਅਤੇ ਹਾਰਡਵੇਅਰ ਸਹਾਇਤਾ ਦਸਤਾਵੇਜ਼, ਨਵੀਨਤਮ ਸੌਫਟਵੇਅਰ ਰੀਲੀਜ਼ ਅਤੇ ਆਰਕਾਈਵ ਕੀਤੇ ਸਾਫਟਵੇਅਰ

ਜਨਰਲ ਤਕਨੀਕੀ ਸਹਾਇਤਾ - ਅਕਸਰ ਪੁੱਛੇ ਜਾਣ ਵਾਲੇ ਸਵਾਲ (FAQ), ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਬੇਨਤੀਆਂ, ਔਨਲਾਈਨ ਚਰਚਾ ਸਮੂਹ, ਮਾਈਕ੍ਰੋਚਿੱਪ ਡਿਜ਼ਾਈਨ ਪਾਰਟਨਰ ਪ੍ਰੋਗਰਾਮ ਮੈਂਬਰ ਸੂਚੀ
ਮਾਈਕ੍ਰੋਚਿੱਪ ਦਾ ਕਾਰੋਬਾਰ - ਉਤਪਾਦ ਚੋਣਕਾਰ ਅਤੇ ਆਰਡਰਿੰਗ ਗਾਈਡਾਂ, ਨਵੀਨਤਮ ਮਾਈਕ੍ਰੋਚਿੱਪ ਪ੍ਰੈਸ ਰਿਲੀਜ਼ਾਂ, ਸੈਮੀਨਾਰਾਂ ਅਤੇ ਸਮਾਗਮਾਂ ਦੀ ਸੂਚੀ, ਮਾਈਕ੍ਰੋਚਿੱਪ ਵਿਕਰੀ ਦਫਤਰਾਂ, ਵਿਤਰਕਾਂ ਅਤੇ ਫੈਕਟਰੀ ਪ੍ਰਤੀਨਿਧਾਂ ਦੀ ਸੂਚੀ।

ਉਤਪਾਦ ਤਬਦੀਲੀ ਸੂਚਨਾ ਸੇਵਾ

ਮਾਈਕ੍ਰੋਚਿੱਪ ਦੀ ਉਤਪਾਦ ਤਬਦੀਲੀ ਸੂਚਨਾ ਸੇਵਾ ਗਾਹਕਾਂ ਨੂੰ ਮਾਈਕ੍ਰੋਚਿੱਪ ਉਤਪਾਦਾਂ 'ਤੇ ਮੌਜੂਦਾ ਰੱਖਣ ਵਿੱਚ ਮਦਦ ਕਰਦੀ ਹੈ। ਜਦੋਂ ਵੀ ਕਿਸੇ ਖਾਸ ਉਤਪਾਦ ਪਰਿਵਾਰ ਜਾਂ ਦਿਲਚਸਪੀ ਦੇ ਵਿਕਾਸ ਸੰਦ ਨਾਲ ਸਬੰਧਤ ਬਦਲਾਅ, ਅੱਪਡੇਟ, ਸੰਸ਼ੋਧਨ ਜਾਂ ਇਰੱਟਾ ਹੋਣ ਤਾਂ ਗਾਹਕਾਂ ਨੂੰ ਈਮੇਲ ਸੂਚਨਾ ਪ੍ਰਾਪਤ ਹੋਵੇਗੀ। ਰਜਿਸਟਰ ਕਰਨ ਲਈ, 'ਤੇ ਜਾਓ www.microchip.com/pcn ਅਤੇ ਰਜਿਸਟ੍ਰੇਸ਼ਨ ਨਿਰਦੇਸ਼ਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋ।

ਗਾਹਕ ਸਹਾਇਤਾ

ਮਾਈਕ੍ਰੋਚਿੱਪ ਉਤਪਾਦਾਂ ਦੇ ਉਪਭੋਗਤਾ ਕਈ ਚੈਨਲਾਂ ਰਾਹੀਂ ਸਹਾਇਤਾ ਪ੍ਰਾਪਤ ਕਰ ਸਕਦੇ ਹਨ:

ਵਿਤਰਕ ਜਾਂ ਪ੍ਰਤੀਨਿਧੀ
ਸਥਾਨਕ ਵਿਕਰੀ ਦਫ਼ਤਰ
ਏਮਬੈਡਡ ਹੱਲ ਇੰਜੀਨੀਅਰ (ਈਐਸਈ)
ਤਕਨੀਕੀ ਸਮਰਥਨ

ਗਾਹਕਾਂ ਨੂੰ ਸਹਾਇਤਾ ਲਈ ਆਪਣੇ ਵਿਤਰਕ, ਪ੍ਰਤੀਨਿਧੀ ਜਾਂ ESE ਨਾਲ ਸੰਪਰਕ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਗਾਹਕਾਂ ਦੀ ਮਦਦ ਲਈ ਸਥਾਨਕ ਵਿਕਰੀ ਦਫ਼ਤਰ ਵੀ ਉਪਲਬਧ ਹਨ। ਇਸ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ ਵਿਕਰੀ ਦਫਤਰਾਂ ਅਤੇ ਸਥਾਨਾਂ ਦੀ ਸੂਚੀ ਸ਼ਾਮਲ ਕੀਤੀ ਗਈ ਹੈ।
ਦੁਆਰਾ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਉਪਲਬਧ ਹੈ webਸਾਈਟ 'ਤੇ: www.microchip.com/support

ਮਾਈਕ੍ਰੋਚਿੱਪ ਡਿਵਾਈਸ ਕੋਡ ਪ੍ਰੋਟੈਕਸ਼ਨ ਫੀਚਰ

ਮਾਈਕ੍ਰੋਚਿੱਪ ਉਤਪਾਦਾਂ 'ਤੇ ਕੋਡ ਸੁਰੱਖਿਆ ਵਿਸ਼ੇਸ਼ਤਾ ਦੇ ਹੇਠਾਂ ਦਿੱਤੇ ਵੇਰਵਿਆਂ ਨੂੰ ਨੋਟ ਕਰੋ:

ਮਾਈਕ੍ਰੋਚਿੱਪ ਉਤਪਾਦ ਉਹਨਾਂ ਦੀ ਖਾਸ ਮਾਈਕ੍ਰੋਚਿੱਪ ਡੇਟਾ ਸ਼ੀਟ ਵਿੱਚ ਮੌਜੂਦ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦੇ ਹਨ।
ਮਾਈਕ੍ਰੋਚਿੱਪ ਦਾ ਮੰਨਣਾ ਹੈ ਕਿ ਇਸਦੇ ਉਤਪਾਦਾਂ ਦਾ ਪਰਿਵਾਰ ਸੁਰੱਖਿਅਤ ਹੈ ਜਦੋਂ ਉਦੇਸ਼ ਤਰੀਕੇ ਨਾਲ, ਓਪਰੇਟਿੰਗ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅੰਦਰ, ਅਤੇ ਆਮ ਹਾਲਤਾਂ ਵਿੱਚ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ।
ਮਾਈਕਰੋਚਿੱਪ ਮੁੱਲਾਂ ਅਤੇ ਇਸ ਦੇ ਬੌਧਿਕ ਸੰਪੱਤੀ ਅਧਿਕਾਰਾਂ ਦੀ ਹਮਲਾਵਰਤਾ ਨਾਲ ਸੁਰੱਖਿਆ ਕਰਦੀ ਹੈ। ਮਾਈਕ੍ਰੋਚਿੱਪ ਉਤਪਾਦ ਦੀਆਂ ਕੋਡ ਸੁਰੱਖਿਆ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਉਲੰਘਣਾ ਕਰਨ ਦੀਆਂ ਕੋਸ਼ਿਸ਼ਾਂ ਦੀ ਸਖਤੀ ਨਾਲ ਮਨਾਹੀ ਹੈ ਅਤੇ ਡਿਜੀਟਲ ਮਿਲੇਨੀਅਮ ਕਾਪੀਰਾਈਟ ਐਕਟ ਦੀ ਉਲੰਘਣਾ ਹੋ ਸਕਦੀ ਹੈ।
ਨਾ ਤਾਂ ਮਾਈਕ੍ਰੋਚਿੱਪ ਅਤੇ ਨਾ ਹੀ ਕੋਈ ਹੋਰ ਸੈਮੀਕੰਡਕਟਰ ਨਿਰਮਾਤਾ ਇਸਦੇ ਕੋਡ ਦੀ ਸੁਰੱਖਿਆ ਦੀ ਗਰੰਟੀ ਦੇ ਸਕਦਾ ਹੈ। ਕੋਡ ਸੁਰੱਖਿਆ ਦਾ ਮਤਲਬ ਇਹ ਨਹੀਂ ਹੈ ਕਿ ਅਸੀਂ ਗਾਰੰਟੀ ਦੇ ਰਹੇ ਹਾਂ ਕਿ ਉਤਪਾਦ "ਅਟੁੱਟ" ਹੈ। ਕੋਡ ਸੁਰੱਖਿਆ ਲਗਾਤਾਰ ਵਿਕਸਿਤ ਹੋ ਰਹੀ ਹੈ। ਮਾਈਕ੍ਰੋਚਿੱਪ ਸਾਡੇ ਉਤਪਾਦਾਂ ਦੀਆਂ ਕੋਡ ਸੁਰੱਖਿਆ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਲਗਾਤਾਰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਵਚਨਬੱਧ ਹੈ।

ਕਾਨੂੰਨੀ ਨੋਟਿਸ

ਇਹ ਪ੍ਰਕਾਸ਼ਨ ਅਤੇ ਇੱਥੇ ਦਿੱਤੀ ਜਾਣਕਾਰੀ ਨੂੰ ਸਿਰਫ਼ ਮਾਈਕ੍ਰੋਚਿੱਪ ਉਤਪਾਦਾਂ ਨਾਲ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਤੁਹਾਡੀ ਐਪਲੀਕੇਸ਼ਨ ਦੇ ਨਾਲ ਮਾਈਕ੍ਰੋਚਿੱਪ ਉਤਪਾਦਾਂ ਨੂੰ ਡਿਜ਼ਾਈਨ ਕਰਨ, ਟੈਸਟ ਕਰਨ ਅਤੇ ਏਕੀਕ੍ਰਿਤ ਕਰਨ ਲਈ ਸ਼ਾਮਲ ਹੈ। ਕਿਸੇ ਹੋਰ ਤਰੀਕੇ ਨਾਲ ਇਸ ਜਾਣਕਾਰੀ ਦੀ ਵਰਤੋਂ ਇਹਨਾਂ ਨਿਯਮਾਂ ਦੀ ਉਲੰਘਣਾ ਕਰਦੀ ਹੈ। ਡਿਵਾਈਸ ਐਪਲੀਕੇਸ਼ਨਾਂ ਸੰਬੰਧੀ ਜਾਣਕਾਰੀ ਸਿਰਫ ਤੁਹਾਡੀ ਸਹੂਲਤ ਲਈ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਹੈ ਅਤੇ ਅੱਪਡੇਟ ਦੁਆਰਾ ਬਦਲੀ ਜਾ ਸਕਦੀ ਹੈ। ਇਹ ਯਕੀਨੀ ਬਣਾਉਣਾ ਤੁਹਾਡੀ ਜਿੰਮੇਵਾਰੀ ਹੈ ਕਿ ਤੁਹਾਡੀ ਅਰਜ਼ੀ ਤੁਹਾਡੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦੀ ਹੈ। ਵਾਧੂ ਸਹਾਇਤਾ ਲਈ ਆਪਣੇ ਸਥਾਨਕ ਮਾਈਕ੍ਰੋਚਿੱਪ ਵਿਕਰੀ ਦਫਤਰ ਨਾਲ ਸੰਪਰਕ ਕਰੋ ਜਾਂ, 'ਤੇ ਵਾਧੂ ਸਹਾਇਤਾ ਪ੍ਰਾਪਤ ਕਰੋ www.microchip.com/en-us/support/design-help/client-support-services.

ਇਹ ਜਾਣਕਾਰੀ ਮਾਈਕ੍ਰੋਚਿੱਪ ਦੁਆਰਾ "ਜਿਵੇਂ ਹੈ" ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਮਾਈਕ੍ਰੋਚਿਪ ਕਿਸੇ ਵੀ ਕਿਸਮ ਦੀ ਕੋਈ ਪ੍ਰਤੀਨਿਧਤਾ ਜਾਂ ਵਾਰੰਟੀ ਨਹੀਂ ਦਿੰਦਾ ਹੈ ਭਾਵੇਂ ਉਹ ਪ੍ਰਗਟਾਵੇ ਜਾਂ ਅਪ੍ਰਤੱਖ, ਲਿਖਤੀ ਜਾਂ ਜ਼ੁਬਾਨੀ, ਸੰਵਿਧਾਨਕ ਜਾਂ ਹੋਰ, ਜਾਣਕਾਰੀ ਨਾਲ ਸਬੰਧਤ, ਪਰ ਸੀਮਤ ਸਮੇਤ ਸੀਮਤ ਨਹੀਂ ਗੈਰ-ਉਲੰਘਣ, ਵਪਾਰਕਤਾ, ਅਤੇ ਕਿਸੇ ਖਾਸ ਉਦੇਸ਼ ਲਈ ਫਿਟਨੈਸ, ਜਾਂ ਇਸਦੀ ਸਥਿਤੀ, ਗੁਣਵੱਤਾ, ਜਾਂ ਪ੍ਰਦਰਸ਼ਨ ਨਾਲ ਸੰਬੰਧਿਤ ਵਾਰੰਟੀਆਂ।

ਕਿਸੇ ਵੀ ਸਥਿਤੀ ਵਿੱਚ ਮਾਈਕ੍ਰੋਚਿਪ ਕਿਸੇ ਵੀ ਅਸਿੱਧੇ, ਵਿਸ਼ੇਸ਼, ਦੰਡਕਾਰੀ, ਇਤਫਾਕ, ਜਾਂ ਨਤੀਜੇ ਵਜੋਂ ਹੋਣ ਵਾਲੇ ਨੁਕਸਾਨ, ਨੁਕਸਾਨ, ਲਾਗਤ, ਜਾਂ ਕਿਸੇ ਵੀ ਕਿਸਮ ਦੇ ਖਰਚੇ ਲਈ ਜ਼ਿੰਮੇਵਾਰ ਨਹੀਂ ਹੋਵੇਗੀ ਜੋ ਵੀ ਯੂ.ਐਸ. ਭਾਵੇਂ ਮਾਈਕ੍ਰੋਚਿਪ ਨੂੰ ਸੰਭਾਵਨਾ ਬਾਰੇ ਸਲਾਹ ਦਿੱਤੀ ਗਈ ਹੋਵੇ ਜਾਂ ਨੁਕਸਾਨਾਂ ਦੀ ਸੰਭਾਵਨਾ ਹੈ। ਕਨੂੰਨ ਦੁਆਰਾ ਆਗਿਆ ਦਿੱਤੀ ਗਈ ਪੂਰੀ ਹੱਦ ਤੱਕ, ਜਾਣਕਾਰੀ ਜਾਂ ਇਸਦੀ ਵਰਤੋਂ ਨਾਲ ਸਬੰਧਤ ਕਿਸੇ ਵੀ ਤਰੀਕੇ ਨਾਲ ਸਾਰੇ ਦਾਅਵਿਆਂ 'ਤੇ ਮਾਈਕ੍ਰੋਚਿਪ ਦੀ ਸਮੁੱਚੀ ਦੇਣਦਾਰੀ ਫੀਸਾਂ ਦੀ ਰਕਮ ਤੋਂ ਵੱਧ ਨਹੀਂ ਹੋਵੇਗੀ, ਜੇਕਰ ਤੁਹਾਨੂੰ ਕੋਈ ਵੀ, ਜਾਣਕਾਰੀ ਲਈ ਮਾਈਕ੍ਰੋਚਿੱਪ।

ਜੀਵਨ ਸਹਾਇਤਾ ਅਤੇ/ਜਾਂ ਸੁਰੱਖਿਆ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਮਾਈਕ੍ਰੋਚਿੱਪ ਡਿਵਾਈਸਾਂ ਦੀ ਵਰਤੋਂ ਪੂਰੀ ਤਰ੍ਹਾਂ ਖਰੀਦਦਾਰ ਦੇ ਜੋਖਮ 'ਤੇ ਹੈ, ਅਤੇ ਖਰੀਦਦਾਰ ਅਜਿਹੀ ਵਰਤੋਂ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਹੋਣ ਵਾਲੇ ਕਿਸੇ ਵੀ ਅਤੇ ਸਾਰੇ ਨੁਕਸਾਨਾਂ, ਦਾਅਵਿਆਂ, ਮੁਕੱਦਮੇ ਜਾਂ ਖਰਚਿਆਂ ਤੋਂ ਨੁਕਸਾਨ ਰਹਿਤ ਮਾਈਕ੍ਰੋਚਿੱਪ ਨੂੰ ਬਚਾਉਣ, ਮੁਆਵਜ਼ਾ ਦੇਣ ਅਤੇ ਰੱਖਣ ਲਈ ਸਹਿਮਤ ਹੁੰਦਾ ਹੈ। ਕਿਸੇ ਵੀ ਮਾਈਕ੍ਰੋਚਿੱਪ ਬੌਧਿਕ ਸੰਪੱਤੀ ਦੇ ਅਧਿਕਾਰਾਂ ਦੇ ਤਹਿਤ, ਕੋਈ ਵੀ ਲਾਇਸੈਂਸ, ਸਪਸ਼ਟ ਜਾਂ ਹੋਰ ਨਹੀਂ ਦੱਸਿਆ ਜਾਂਦਾ ਹੈ, ਜਦੋਂ ਤੱਕ ਕਿ ਹੋਰ ਨਹੀਂ ਦੱਸਿਆ ਗਿਆ ਹੋਵੇ।

ਟ੍ਰੇਡਮਾਰਕ

ਮਾਈਕ੍ਰੋਚਿੱਪ ਦਾ ਨਾਮ ਅਤੇ ਲੋਗੋ, ਮਾਈਕ੍ਰੋਚਿਪ ਲੋਗੋ, ਅਡਾਪਟੈਕ, ਐਨੀਰੇਟ, ਏਵੀਆਰ, ਏਵੀਆਰ ਲੋਗੋ, ਏਵੀਆਰ ਫ੍ਰੀਕਸ, ਬੇਸਟਾਈਮ, ਬਿਟ ਕਲਾਉਡ, ਕ੍ਰਿਪਟੋਮੈਮੋਰੀ, ਕ੍ਰਿਪਟੋਆਰਐਫ, ਡੀਐਸਪੀਆਈਸੀ, ਫਲੈਕਸਪੀਡਬਲਯੂਆਰ, ਹੇਲਡੋ, ਆਈਗਲੂ, ਜੂਕਬਲੋਕਸ, ਕੇਐਕਸਐਲਐਨਸੀਐਲਐਕਸ, ਕੇਐਕਸਐੱਲਐਕਸ, ਕੇਐਕਸਐੱਲਐਕਸ, ਲਿੰਕਸ maXTouch, MediaLB, megaAVR, Microsemi, Microsemi ਲੋਗੋ, MOST, MOST ਲੋਗੋ, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 ਲੋਗੋ, PolarFire, Prochip ਡਿਜ਼ਾਈਨਰ, QTouch, SAM-BA, SenGenuity, SpyST, SyFNST, Logo , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, ਅਤੇ XMEGA ਸੰਯੁਕਤ ਰਾਜ ਅਮਰੀਕਾ ਅਤੇ ਹੋਰ ਦੇਸ਼ਾਂ ਵਿੱਚ ਸ਼ਾਮਲ ਮਾਈਕ੍ਰੋਚਿੱਪ ਤਕਨਾਲੋਜੀ ਦੇ ਰਜਿਸਟਰਡ ਟ੍ਰੇਡਮਾਰਕ ਹਨ।

AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, ਹਾਈਪਰ ਸਪੀਡ ਕੰਟਰੋਲ, ਹਾਈਪਰਲਾਈਟ ਲੋਡ, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC ਪਲੱਸ, ਵਾਈਏਐਸਆਈਸੀ ਪਲੱਸ, ਵਾਈਏਐਸਆਈਸੀ SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, ਅਤੇ ZL ਸੰਯੁਕਤ ਰਾਜ ਅਮਰੀਕਾ ਵਿੱਚ ਸ਼ਾਮਲ ਮਾਈਕ੍ਰੋਚਿੱਪ ਤਕਨਾਲੋਜੀ ਦੇ ਰਜਿਸਟਰਡ ਟ੍ਰੇਡਮਾਰਕ ਹਨ।

ਅਡਜਸੈਂਟ ਕੀ ਸਪ੍ਰੈਸ਼ਨ, AKS, ਐਨਾਲੌਗ-ਫੌਰ-ਦਿ-ਡਿਜੀਟਲ ਏਜ, ਕੋਈ ਵੀ ਕੈਪੇਸੀਟਰ, ਕੋਈ ਵੀ ਇਨ, ਐਨੀਆਊਟ, ਆਗਮੈਂਟਡ ਸਵਿਚਿੰਗ, ਬਲੂਸਕਾਈ, ਬਾਡੀਕਾਮ, ਕੋਡਗਾਰਡ, ਕ੍ਰਿਪਟੋ ਪ੍ਰਮਾਣੀਕਰਨ, ਕ੍ਰਿਪਟੋ ਆਟੋਮੋਟਿਵ, ਕ੍ਰਿਪਟੋ ਕੰਪੈਨੀਅਨ, ਸੀਡੀਪੀਆਈਐਮਟੀਸੀਡੀਐਮਟੋਨੈਟ, ਸੀਡੀਪੀਆਈਐਮਟ੍ਰੋਨੈਟ, ਡੀ. ਮਾਈਕ ਔਸਤ ਮੈਚਿੰਗ, DAM , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, ਇਨ-ਸਰਕਟ ਸੀਰੀਅਲ ਪ੍ਰੋਗਰਾਮਿੰਗ, ICSP, INICnet, Intelligent Paralleling, Inter-Chip ਕਨੈਕਟੀਵਿਟੀ, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB ਪ੍ਰਮਾਣਿਤ ਲੋਗੋ, MPLIB, MPLINK, ਮਲਟੀਟ੍ਰੈਕ, NetDetach, NVM ਐਕਸਪ੍ਰੈਸ, NVMe, ਸਰਵਜਨਕ ਕੋਡ ਜਨਰੇਸ਼ਨ, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, QUREMAXTRIX , Ripple Blocker, RTAX, RTG4, SAMICE, ਸੀਰੀਅਲ ਕਵਾਡ I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, USBCSHA, USBCSHA ਵੈਕਟਰ ਬਲੌਕਸ, ਵੇਰੀਫਾਈ, ViewSpan, WiperLock, XpressConnect, ਅਤੇ ZENA ਅਮਰੀਕਾ ਅਤੇ ਹੋਰ ਦੇਸ਼ਾਂ ਵਿੱਚ ਸ਼ਾਮਲ ਮਾਈਕ੍ਰੋਚਿੱਪ ਤਕਨਾਲੋਜੀ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ।

SQTP ਸੰਯੁਕਤ ਰਾਜ ਅਮਰੀਕਾ ਵਿੱਚ ਸ਼ਾਮਲ ਮਾਈਕ੍ਰੋਚਿੱਪ ਤਕਨਾਲੋਜੀ ਦਾ ਇੱਕ ਸੇਵਾ ਚਿੰਨ੍ਹ ਹੈ

ਅਡਾਪਟੈਕ ਲੋਗੋ, ਫ੍ਰੀਕੁਐਂਸੀ ਆਨ ਡਿਮਾਂਡ, ਸਿਲੀਕਾਨ ਸਟੋਰੇਜ ਟੈਕਨਾਲੋਜੀ, ਸਿਮਕਾਮ, ਅਤੇ ਟਰੱਸਟਡ ਟਾਈਮ ਦੂਜੇ ਦੇਸ਼ਾਂ ਵਿੱਚ ਮਾਈਕ੍ਰੋਚਿੱਪ ਟੈਕਨਾਲੋਜੀ ਇੰਕ. ਦੇ ਰਜਿਸਟਰਡ ਟ੍ਰੇਡਮਾਰਕ ਹਨ।

GestIC ਮਾਈਕ੍ਰੋਚਿਪ ਟੈਕਨਾਲੋਜੀ ਜਰਮਨੀ II GmbH & Co. KG, ਮਾਈਕ੍ਰੋਚਿੱਪ ਟੈਕਨਾਲੋਜੀ ਇੰਕ. ਦੀ ਸਹਾਇਕ ਕੰਪਨੀ, ਦੂਜੇ ਦੇਸ਼ਾਂ ਵਿੱਚ ਇੱਕ ਰਜਿਸਟਰਡ ਟ੍ਰੇਡਮਾਰਕ ਹੈ।

ਇੱਥੇ ਦੱਸੇ ਗਏ ਹੋਰ ਸਾਰੇ ਟ੍ਰੇਡਮਾਰਕ ਉਹਨਾਂ ਦੀਆਂ ਸਬੰਧਤ ਕੰਪਨੀਆਂ ਦੀ ਸੰਪਤੀ ਹਨ।

ਗੁਣਵੱਤਾ ਪ੍ਰਬੰਧਨ ਸਿਸਟਮ

ਮਾਈਕ੍ਰੋਚਿਪ ਦੇ ਕੁਆਲਿਟੀ ਮੈਨੇਜਮੈਂਟ ਸਿਸਟਮ ਬਾਰੇ ਜਾਣਕਾਰੀ ਲਈ, ਕਿਰਪਾ ਕਰਕੇ ਇੱਥੇ ਜਾਓ www.microchip.com/quality.

ਵਿਸ਼ਵਵਿਆਪੀ ਵਿਕਰੀ ਅਤੇ ਸੇਵਾ

ਅਮਰੀਕਾ

ਏਸ਼ੀਆ/ਪੈਸਿਫਿਕ

ਯੂਰੋਪ

ਕਾਰਪੋਰੇਟ ਦਫਤਰ

2355 ਵੈਸਟ ਚੈਂਡਲਰ ਬਲਵੀਡੀ. ਚੈਂਡਲਰ, AZ 85224-6199

ਟੈਲੀਫ਼ੋਨ: 480-792-7200

ਫੈਕਸ: 480-792-7277

ਤਕਨੀਕੀ ਸਮਰਥਨ: www.microchip.com/support Web ਪਤਾ: www.microchip.com ਅਟਲਾਂਟਾ

ਡੁਲਥ, ਜੀ.ਏ

ਟੈਲੀਫ਼ੋਨ: 678-957-9614
ਫੈਕਸ: 678-957-1455

ਆਸਟਿਨ, TX

ਟੈਲੀਫ਼ੋਨ: 512-257-3370

ਬੋਸਟਨ ਵੈਸਟਬਰੋ, ਐਮਏ ਟੈਲੀਫੋਨ: 774-760-0087

ਫੈਕਸ: 774-760-0088

ਸ਼ਿਕਾਗੋ

ਇਟਾਸਕਾ, ਆਈ.ਐਲ

ਟੈਲੀਫ਼ੋਨ: 630-285-0071

ਫੈਕਸ: 630-285-0075

ਡੱਲਾਸ

ਐਡੀਸਨ, ਟੀ.ਐਕਸ

ਟੈਲੀਫ਼ੋਨ: 972-818-7423
ਫੈਕਸ: 972-818-2924

ਡੀਟ੍ਰਾਯ੍ਟ

ਨੋਵੀ, ਐਮ.ਆਈ

ਟੈਲੀਫ਼ੋਨ: 248-848-4000

ਹਿਊਸਟਨ, TX

ਟੈਲੀਫ਼ੋਨ: 281-894-5983

ਇੰਡੀਆਨਾਪੋਲਿਸ Noblesville, IN ਟੈਲੀਫੋਨ: 317-773-8323

ਫੈਕਸ: 317-773-5453
ਟੈਲੀਫ਼ੋਨ: 317-536-2380

ਲਾਸ ਐਨਗਲਜ਼ ਮਿਸ਼ਨ ਵੀਜੋ, CA ਟੈਲੀਫੋਨ: 949-462-9523

ਫੈਕਸ: 949-462-9608
ਟੈਲੀਫ਼ੋਨ: 951-273-7800

ਰਾਲੇਹ, ਐਨ.ਸੀ

ਟੈਲੀਫ਼ੋਨ: 919-844-7510

ਨਿਊਯਾਰਕ, NY

ਟੈਲੀਫ਼ੋਨ: 631-435-6000

ਸੈਨ ਜੋਸ, CA

ਟੈਲੀਫ਼ੋਨ: 408-735-9110
ਟੈਲੀਫ਼ੋਨ: 408-436-4270

ਕੈਨੇਡਾ - ਟੋਰਾਂਟੋ

ਟੈਲੀਫ਼ੋਨ: 905-695-1980
ਫੈਕਸ: 905-695-2078

ਆਸਟ੍ਰੇਲੀਆ - ਸਿਡਨੀ

ਟੈਲੀਫ਼ੋਨ: 61-2-9868-6733

ਚੀਨ - ਬੀਜਿੰਗ

ਟੈਲੀਫ਼ੋਨ: 86-10-8569-7000

ਚੀਨ - ਚੇਂਗਦੂ

ਟੈਲੀਫ਼ੋਨ: 86-28-8665-5511

ਚੀਨ - ਚੋਂਗਕਿੰਗ

ਟੈਲੀਫ਼ੋਨ: 86-23-8980-9588

ਚੀਨ - ਡੋਂਗਗੁਆਨ

ਟੈਲੀਫ਼ੋਨ: 86-769-8702-9880

ਚੀਨ - ਗੁਆਂਗਜ਼ੂ

ਟੈਲੀਫ਼ੋਨ: 86-20-8755-8029

ਚੀਨ - ਹਾਂਗਜ਼ੂ

ਟੈਲੀਫ਼ੋਨ: 86-571-8792-8115

ਚੀਨ - ਹਾਂਗਕਾਂਗ SAR

ਟੈਲੀਫ਼ੋਨ: 852-2943-5100

ਚੀਨ - ਨਾਨਜਿੰਗ

ਟੈਲੀਫ਼ੋਨ: 86-25-8473-2460

ਚੀਨ - ਕਿੰਗਦਾਓ

ਟੈਲੀਫ਼ੋਨ: 86-532-8502-7355

ਚੀਨ - ਸ਼ੰਘਾਈ

ਟੈਲੀਫ਼ੋਨ: 86-21-3326-8000

ਚੀਨ - ਸ਼ੇਨਯਾਂਗ

ਟੈਲੀਫ਼ੋਨ: 86-24-2334-2829

ਚੀਨ - ਸ਼ੇਨਜ਼ੇਨ

ਟੈਲੀਫ਼ੋਨ: 86-755-8864-2200

ਚੀਨ - ਸੁਜ਼ੌ

ਟੈਲੀਫ਼ੋਨ: 86-186-6233-1526

ਚੀਨ - ਵੁਹਾਨ

ਟੈਲੀਫ਼ੋਨ: 86-27-5980-5300

ਚੀਨ - Xian

ਟੈਲੀਫ਼ੋਨ: 86-29-8833-7252

ਚੀਨ - ਜ਼ਿਆਮੇਨ

ਟੈਲੀਫ਼ੋਨ: 86-592-2388138

ਚੀਨ - ਜ਼ੁਹਾਈ

ਟੈਲੀਫ਼ੋਨ: 86-756-3210040

ਭਾਰਤ - ਬੰਗਲੌਰ

ਟੈਲੀਫ਼ੋਨ: 91-80-3090-4444

ਭਾਰਤ - ਨਵੀਂ ਦਿੱਲੀ

ਟੈਲੀਫ਼ੋਨ: 91-11-4160-8631

ਭਾਰਤ - ਪੁਣੇ

ਟੈਲੀਫ਼ੋਨ: 91-20-4121-0141

ਜਾਪਾਨ - ਓਸਾਕਾ

ਟੈਲੀਫ਼ੋਨ: 81-6-6152-7160

ਜਪਾਨ - ਟੋਕੀਓ

ਟੈਲੀਫ਼ੋਨ: 81-3-6880- 3770

ਕੋਰੀਆ - ਡੇਗੂ

ਟੈਲੀਫ਼ੋਨ: 82-53-744-4301

ਕੋਰੀਆ - ਸਿਓਲ

ਟੈਲੀਫ਼ੋਨ: 82-2-554-7200

ਮਲੇਸ਼ੀਆ - ਕੁਆਲਾਲੰਪੁਰ

ਟੈਲੀਫ਼ੋਨ: 60-3-7651-7906

ਮਲੇਸ਼ੀਆ - ਪੇਨਾਂਗ

ਟੈਲੀਫ਼ੋਨ: 60-4-227-8870

ਫਿਲੀਪੀਨਜ਼ - ਮਨੀਲਾ

ਟੈਲੀਫ਼ੋਨ: 63-2-634-9065

ਸਿੰਗਾਪੁਰ

ਟੈਲੀਫ਼ੋਨ: 65-6334-8870

ਤਾਈਵਾਨ - ਸਿਨ ਚੂ

ਟੈਲੀਫ਼ੋਨ: 886-3-577-8366

ਤਾਈਵਾਨ - ਕਾਓਸਿੰਗ

ਟੈਲੀਫ਼ੋਨ: 886-7-213-7830

ਤਾਈਵਾਨ - ਤਾਈਪੇ

ਟੈਲੀਫ਼ੋਨ: 886-2-2508-8600

ਥਾਈਲੈਂਡ - ਬੈਂਕਾਕ

ਟੈਲੀਫ਼ੋਨ: 66-2-694-1351

ਵੀਅਤਨਾਮ - ਹੋ ਚੀ ਮਿਨਹ

ਟੈਲੀਫ਼ੋਨ: 84-28-5448-2100

ਆਸਟਰੀਆ - ਵੇਲਜ਼

ਟੈਲੀਫ਼ੋਨ: 43-7242-2244-39
ਫੈਕਸ: 43-7242-2244-393

ਡੈਨਮਾਰਕ - ਕੋਪਨਹੇਗਨ

ਟੈਲੀਫ਼ੋਨ: 45-4485-5910
ਫੈਕਸ: 45-4485-2829

ਫਿਨਲੈਂਡ - ਐਸਪੂ

ਟੈਲੀਫ਼ੋਨ: 358-9-4520-820

ਫਰਾਂਸ - ਪੈਰਿਸ

Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

ਜਰਮਨੀ - ਗਰਚਿੰਗ

ਟੈਲੀਫ਼ੋਨ: 49-8931-9700

ਜਰਮਨੀ - ਹਾਨ

ਟੈਲੀਫ਼ੋਨ: 49-2129-3766400

ਜਰਮਨੀ - ਹੇਲਬਰੋਨ

ਟੈਲੀਫ਼ੋਨ: 49-7131-72400

ਜਰਮਨੀ - ਕਾਰਲਸਰੂਹੇ

ਟੈਲੀਫ਼ੋਨ: 49-721-625370

ਜਰਮਨੀ - ਮਿਊਨਿਖ

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

ਜਰਮਨੀ - ਰੋਜ਼ਨਹੇਮ

ਟੈਲੀਫ਼ੋਨ: 49-8031-354-560

ਇਜ਼ਰਾਈਲ - ਰਾਨਾਨਾ

ਟੈਲੀਫ਼ੋਨ: 972-9-744-7705

ਇਟਲੀ - ਮਿਲਾਨ

ਟੈਲੀਫ਼ੋਨ: 39-0331-742611

ਫੈਕਸ: 39-0331-466781

ਇਟਲੀ - ਪਾਡੋਵਾ

ਟੈਲੀਫ਼ੋਨ: 39-049-7625286

ਨੀਦਰਲੈਂਡਜ਼ - ਡ੍ਰੂਨੇਨ

ਟੈਲੀਫ਼ੋਨ: 31-416-690399

ਫੈਕਸ: 31-416-690340

ਨਾਰਵੇ - ਟ੍ਰਾਂਡਹਾਈਮ

ਟੈਲੀਫ਼ੋਨ: 47-72884388

ਪੋਲੈਂਡ - ਵਾਰਸਾ

ਟੈਲੀਫ਼ੋਨ: 48-22-3325737

ਰੋਮਾਨੀਆ - ਬੁਕਾਰੈਸਟ

Tel: 40-21-407-87-50

ਸਪੇਨ - ਮੈਡ੍ਰਿਡ

Tel: 34-91-708-08-90
Fax: 34-91-708-08-91

ਸਵੀਡਨ - ਗੋਟੇਨਬਰਗ

Tel: 46-31-704-60-40

ਸਵੀਡਨ - ਸਟਾਕਹੋਮ
ਟੈਲੀਫ਼ੋਨ: 46-8-5090-4654

ਯੂਕੇ - ਵੋਕਿੰਘਮ
ਟੈਲੀਫ਼ੋਨ: 44-118-921-5800
ਫੈਕਸ: 44-118-921-5820

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

MICROCHIP RTG4 FPGAs ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਅਤੇ ਲੇਆਉਟ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ [pdf] ਯੂਜ਼ਰ ਗਾਈਡ
RTG4 FPGAs ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਅਤੇ ਲੇਆਉਟ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼, RTG4, FPGAs ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਅਤੇ ਲੇਆਉਟ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼, ਖਾਕਾ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼

ਹਵਾਲੇ

ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਜਾਣ-ਪਛਾਣ