Intel® FPGA P-ਟਾਈਲ Avalon ®
PCI ਐਕਸਪ੍ਰੈਸ ਲਈ ਸਟ੍ਰੀਮਿੰਗ IP*
ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ
Intel® ਲਈ ਅੱਪਡੇਟ ਕੀਤਾ ਗਿਆ
Quartus® ਪ੍ਰਾਈਮ ਡਿਜ਼ਾਈਨ ਸੂਟ: 21.3
IP ਸੰਸਕਰਣ: 6.0.0
ਯੂਜ਼ਰ ਗਾਈਡ

ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਵੇਰਵਾ

1.1 ਪ੍ਰੋਗ੍ਰਾਮਡ ਇਨਪੁਟ/ਆਉਟਪੁੱਟ (PIO) ਡਿਜ਼ਾਈਨ ਲਈ ਕਾਰਜਸ਼ੀਲ ਵਰਣਨ ਸਾਬਕਾample

ਪੀਆਈਓ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਇੱਕ ਹੋਸਟ ਪ੍ਰੋਸੈਸਰ ਤੋਂ ਇੱਕ ਟਾਰਗੇਟ ਡਿਵਾਈਸ ਵਿੱਚ ਮੈਮੋਰੀ ਟ੍ਰਾਂਸਫਰ ਕਰਦਾ ਹੈ। ਇਸ ਵਿੱਚ ਸਾਬਕਾample, ਹੋਸਟ ਪ੍ਰੋਸੈਸਰ ਸਿੰਗਲ-ਡਵਰਡ MemRd ਅਤੇ emWr ਦੀ ਬੇਨਤੀ ਕਰਦਾ ਹੈ
TLPs।
ਪੀਆਈਓ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਆਪਣੇ ਆਪ ਹੀ ਬਣਾਉਂਦਾ ਹੈ fileਇੰਟੇਲ ਪ੍ਰਾਈਮ ਸੌਫਟਵੇਅਰ ਵਿੱਚ ਸਿਮੂਲੇਟ ਅਤੇ ਕੰਪਾਇਲ ਕਰਨ ਲਈ ਜ਼ਰੂਰੀ ਹੈ। ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਪੈਰਾਮੀਟਰਾਂ ਦੀ ਇੱਕ ਵਿਸ਼ਾਲ ਸ਼੍ਰੇਣੀ ਨੂੰ ਕਵਰ ਕਰਦਾ ਹੈ। ਹਾਲਾਂਕਿ, ਇਹ PCIe ਲਈ P-ਟਾਈਲ ਹਾਰਡ IP ਦੇ ਸਾਰੇ ਸੰਭਵ ਮਾਪਦੰਡਾਂ ਨੂੰ ਕਵਰ ਨਹੀਂ ਕਰਦਾ ਹੈ।
ਇਹ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਵਿੱਚ ਹੇਠ ਲਿਖੇ ਭਾਗ ਸ਼ਾਮਲ ਹਨ:

• ਤੁਹਾਡੇ ਦੁਆਰਾ ਨਿਰਦਿਸ਼ਟ ਮਾਪਦੰਡਾਂ ਦੇ ਨਾਲ ਤਿਆਰ ਕੀਤਾ P-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਹਾਰਡ IP ਐਂਡਪੁਆਇੰਟ ਵੇਰੀਐਂਟ (DUT)। ਇਹ ਕੰਪੋਨੈਂਟ ਪੀਆਈਓ ਐਪਲੀਕੇਸ਼ਨ ਨੂੰ ਪ੍ਰਾਪਤ ਹੋਏ TLP ਡੇਟਾ ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ
• PIO ਐਪਲੀਕੇਸ਼ਨ (APPS) ਕੰਪੋਨੈਂਟ, ਜੋ PCI ਐਕਸਪ੍ਰੈਸ TLPs ਅਤੇ ਸਧਾਰਨ Avalon-MM ਦੇ ਵਿਚਕਾਰ ਲੋੜੀਂਦਾ ਅਨੁਵਾਦ ਕਰਦਾ ਹੈ ਅਤੇ ਆਨਚਿੱਪ ਮੈਮੋਰੀ ਨੂੰ ਪੜ੍ਹਦਾ ਹੈ।
• ਇੱਕ ਆਨ-ਚਿੱਪ ਮੈਮੋਰੀ (MEM) ਕੰਪੋਨੈਂਟ। 1×16 ਡਿਜ਼ਾਈਨ ਲਈ ਸਾਬਕਾampਲੇ, ਆਨ-ਚਿੱਪ ਮੈਮੋਰੀ ਵਿੱਚ ਇੱਕ 16 KB ਮੈਮੋਰੀ ਬਲਾਕ ਹੁੰਦਾ ਹੈ। 2×8 ਡਿਜ਼ਾਈਨ ਲਈ ਸਾਬਕਾample, ਆਨ-ਚਿੱਪ ਮੈਮੋਰੀ ਵਿੱਚ ਦੋ 16 KB ਮੈਮੋਰੀ ਬਲਾਕ ਹੁੰਦੇ ਹਨ।
• ਰੀਸੈਟ ਰੀਲੀਜ਼ ਆਈਪੀ: ਇਹ ਆਈਪੀ ਕੰਟਰੋਲ ਸਰਕਟ ਨੂੰ ਰੀਸੈਟ ਵਿੱਚ ਰੱਖਦਾ ਹੈ ਜਦੋਂ ਤੱਕ ਡਿਵਾਈਸ ਪੂਰੀ ਤਰ੍ਹਾਂ ਉਪਭੋਗਤਾ ਮੋਡ ਵਿੱਚ ਦਾਖਲ ਨਹੀਂ ਹੁੰਦੀ ਹੈ। FPGA ਇਹ ਸੰਕੇਤ ਦੇਣ ਲਈ INIT_DONE ਆਉਟਪੁੱਟ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ ਕਿ ਡਿਵਾਈਸ ਉਪਭੋਗਤਾ ਮੋਡ ਵਿੱਚ ਹੈ। ਰੀਸੈਟ ਰੀਲੀਜ਼ IP nINIT_DONE ਆਉਟਪੁੱਟ ਬਣਾਉਣ ਲਈ ਅੰਦਰੂਨੀ INIT_DONE ਸਿਗਨਲ ਦਾ ਇੱਕ ਉਲਟ ਸੰਸਕਰਣ ਤਿਆਰ ਕਰਦਾ ਹੈ ਜਿਸਦੀ ਵਰਤੋਂ ਤੁਸੀਂ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਲਈ ਕਰ ਸਕਦੇ ਹੋ। nINIT_DONE ਸਿਗਨਲ ਉਦੋਂ ਤੱਕ ਉੱਚਾ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਤੱਕ ਸਮੁੱਚੀ ਡਿਵਾਈਸ ਉਪਭੋਗਤਾ ਮੋਡ ਵਿੱਚ ਦਾਖਲ ਨਹੀਂ ਹੁੰਦੀ ਹੈ। nINIT_DONE ਦੇ ਦਾਅਵੇ (ਘੱਟ) ਤੋਂ ਬਾਅਦ, ਸਾਰੇ ਤਰਕ ਉਪਭੋਗਤਾ ਮੋਡ ਵਿੱਚ ਹਨ ਅਤੇ ਆਮ ਤੌਰ 'ਤੇ ਕੰਮ ਕਰਦੇ ਹਨ। ਤੁਸੀਂ ਹੇਠਾਂ ਦਿੱਤੇ ਤਰੀਕਿਆਂ ਵਿੱਚੋਂ nINIT_DONE ਸਿਗਨਲ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ:
  • ਇੱਕ ਬਾਹਰੀ ਜਾਂ ਅੰਦਰੂਨੀ ਰੀਸੈਟ ਗੇਟ ਕਰਨ ਲਈ।
  • ਟ੍ਰਾਂਸਸੀਵਰ ਅਤੇ I/O PLLs ਨੂੰ ਰੀਸੈਟ ਇਨਪੁਟ ਗੇਟ ਕਰਨ ਲਈ।
  • ਗੇਟ ਨੂੰ ਲਿਖਣ ਲਈ ਡਿਜ਼ਾਈਨ ਬਲਾਕਾਂ ਜਿਵੇਂ ਕਿ ਏਮਬੈਡਡ ਮੈਮੋਰੀ ਬਲਾਕ, ਸਟੇਟ ਮਸ਼ੀਨ, ਅਤੇ ਸ਼ਿਫਟ ਰਜਿਸਟਰਾਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ।
  • ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਰਜਿਸਟਰ ਰੀਸੈਟ ਇਨਪੁਟ ਪੋਰਟਾਂ ਨੂੰ ਸਮਕਾਲੀ ਰੂਪ ਵਿੱਚ ਚਲਾਉਣ ਲਈ।

ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ ਪੀਆਈਓ ਡਿਜ਼ਾਈਨ ਐਕਸample ਅਤੇ ਇੱਕ ਰੂਟ ਪੋਰਟ BFM ਟਾਰਗੇਟ ਐਂਡਪੁਆਇੰਟ ਨਾਲ ਇੰਟਰਫੇਸ ਕਰਨ ਲਈ।
ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। *ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ISO 9001:2015 ਰਜਿਸਟਰਡ
ਚਿੱਤਰ 1. ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ PIO 1×16 ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਬਲਾਕ ਡਾਇਗ੍ਰਾਮample ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ

ਚਿੱਤਰ 2. ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ PIO 2×8 ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਬਲਾਕ ਡਾਇਗ੍ਰਾਮample ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ

ਟੈਸਟ ਪ੍ਰੋਗਰਾਮ ਆਨ-ਚਿੱਪ ਮੈਮੋਰੀ ਵਿੱਚ ਉਸੇ ਸਥਾਨ ਤੋਂ ਡੇਟਾ ਨੂੰ ਲਿਖਦਾ ਅਤੇ ਪੜ੍ਹਦਾ ਹੈ। ਇਹ ਸੰਭਾਵਿਤ ਨਤੀਜੇ ਨਾਲ ਪੜ੍ਹੇ ਗਏ ਡੇਟਾ ਦੀ ਤੁਲਨਾ ਕਰਦਾ ਹੈ। ਟੈਸਟ ਰਿਪੋਰਟ ਕਰਦਾ ਹੈ, "ਸਫਲਤਾਪੂਰਣ ਸੰਪੂਰਨਤਾ ਦੇ ਕਾਰਨ ਸਿਮੂਲੇਸ਼ਨ ਬੰਦ ਹੋ ਗਈ" ਜੇਕਰ ਕੋਈ ਗਲਤੀ ਨਹੀਂ ਹੁੰਦੀ ਹੈ। ਪੀ-ਟਾਈਲ ਐਵਲੋਨ
ਸਟ੍ਰੀਮਿੰਗ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਹੇਠ ਲਿਖੀਆਂ ਸੰਰਚਨਾਵਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ:

• Gen4 x16 ਐਂਡਪੁਆਇੰਟ
• Gen3 x16 ਐਂਡਪੁਆਇੰਟ
• Gen4 x8x8 ਐਂਡਪੁਆਇੰਟ
• Gen3 x8x8 ਐਂਡਪੁਆਇੰਟ

ਨੋਟ: PCIe x8x8 PIO ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚample ਨੂੰ ਇੱਕ ਸਿੰਗਲ PCIe x8 ਲਿੰਕ ਲਈ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੈ ਹਾਲਾਂਕਿ ਅਸਲ ਡਿਜ਼ਾਈਨ ਦੋ PCIe x8 ਲਿੰਕ ਲਾਗੂ ਕਰਦਾ ਹੈ।
ਨੋਟ: ਇਹ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਸਿਰਫ PCI ਐਕਸਪ੍ਰੈਸ ਲਈ P-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ IP ਦੇ ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਵਿੱਚ ਡਿਫੌਲਟ ਸੈਟਿੰਗਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
ਚਿੱਤਰ 3. ਪੀ-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ PCI ਐਕਸਪ੍ਰੈਸ 1×16 PIO ਡਿਜ਼ਾਈਨ ਐਕਸ ਲਈ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਸਿਸਟਮ ਸਮੱਗਰੀample
ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ Gen4 x16 ਵੇਰੀਐਂਟਸ ਤੱਕ ਇਸ ਡਿਜ਼ਾਈਨ ਨੂੰ ਤਿਆਰ ਕਰਦਾ ਹੈ।

ਚਿੱਤਰ 4. ਪੀ-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ PCI ਐਕਸਪ੍ਰੈਸ 2×8 PIO ਡਿਜ਼ਾਈਨ ਐਕਸ ਲਈ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਸਿਸਟਮ ਸਮੱਗਰੀample
ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ Gen4 x8x8 ਵੇਰੀਐਂਟਸ ਤੱਕ ਇਸ ਡਿਜ਼ਾਈਨ ਨੂੰ ਤਿਆਰ ਕਰਦਾ ਹੈ।

1.2 ਸਿੰਗਲ ਰੂਟ I/O ਵਰਚੁਅਲਾਈਜੇਸ਼ਨ (SR-IOV) ਡਿਜ਼ਾਈਨ ਲਈ ਕਾਰਜਸ਼ੀਲ ਵੇਰਵਾ Example
SR-IOV ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਇੱਕ ਹੋਸਟ ਪ੍ਰੋਸੈਸਰ ਤੋਂ ਇੱਕ ਟਾਰਗੇਟ ਡਿਵਾਈਸ ਵਿੱਚ ਮੈਮੋਰੀ ਟ੍ਰਾਂਸਫਰ ਕਰਦਾ ਹੈ। ਇਹ ਪ੍ਰਤੀ PF ਦੋ PF ਅਤੇ 32 VF ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
SR-IOV ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਆਪਣੇ ਆਪ ਹੀ ਬਣਾਉਂਦਾ ਹੈ fileਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਸੌਫਟਵੇਅਰ ਵਿੱਚ ਸਿਮੂਲੇਟ ਅਤੇ ਕੰਪਾਇਲ ਕਰਨ ਲਈ ਜ਼ਰੂਰੀ ਹੈ। ਤੁਸੀਂ ਕੰਪਾਇਲ ਕੀਤੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਡਾਊਨਲੋਡ ਕਰ ਸਕਦੇ ਹੋ
ਇੱਕ Intel Stratix® 10 DX ਵਿਕਾਸ ਕਿੱਟ ਜਾਂ ਇੱਕ Intel Agilex™ ਵਿਕਾਸ ਕਿੱਟ।
ਇਹ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਵਿੱਚ ਹੇਠ ਲਿਖੇ ਭਾਗ ਸ਼ਾਮਲ ਹਨ:

• ਤੁਹਾਡੇ ਦੁਆਰਾ ਨਿਰਦਿਸ਼ਟ ਮਾਪਦੰਡਾਂ ਦੇ ਨਾਲ ਤਿਆਰ ਕੀਤਾ P-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ (ਐਵਲੋਨ-ST) IP ਐਂਡਪੁਆਇੰਟ ਵੇਰੀਐਂਟ (DUT)। ਇਹ ਕੰਪੋਨੈਂਟ ਪ੍ਰਾਪਤ ਕੀਤੇ TLP ਡੇਟਾ ਨੂੰ SR-IOV ਐਪਲੀਕੇਸ਼ਨ ਵਿੱਚ ਭੇਜਦਾ ਹੈ।
• SR-IOV ਐਪਲੀਕੇਸ਼ਨ (APPS) ਕੰਪੋਨੈਂਟ, ਜੋ PCI ਐਕਸਪ੍ਰੈਸ TLPs ਅਤੇ ਸਧਾਰਨ Avalon-ST ਵਿਚਕਾਰ ਲੋੜੀਂਦਾ ਅਨੁਵਾਦ ਕਰਦਾ ਹੈ ਅਤੇ ਆਨ-ਚਿੱਪ ਮੈਮੋਰੀ ਨੂੰ ਪੜ੍ਹਦਾ ਹੈ। SR-IOV APPS ਕੰਪੋਨੈਂਟ ਲਈ, ਇੱਕ ਮੈਮੋਰੀ ਰੀਡ TLP ਡੇਟਾ ਦੇ ਨਾਲ ਇੱਕ ਸੰਪੂਰਨਤਾ ਪੈਦਾ ਕਰੇਗੀ।
  • ਇੱਕ SR-IOV ਡਿਜ਼ਾਈਨ ਲਈ ਸਾਬਕਾampਦੋ PF ਅਤੇ 32 VFs ਪ੍ਰਤੀ PF ਦੇ ਨਾਲ, ਇੱਥੇ 66 ਮੈਮੋਰੀ ਸਥਾਨ ਹਨ ਜੋ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਤੱਕ ਪਹੁੰਚ ਕਰ ਸਕਦੇ ਹਨ। ਦੋ PF ਦੋ ਮੈਮੋਰੀ ਟਿਕਾਣਿਆਂ ਤੱਕ ਪਹੁੰਚ ਕਰ ਸਕਦੇ ਹਨ, ਜਦੋਂ ਕਿ 64 VF (2 x 32) 64 ਮੈਮੋਰੀ ਟਿਕਾਣਿਆਂ ਤੱਕ ਪਹੁੰਚ ਕਰ ਸਕਦੇ ਹਨ।
• ਰੀਸੈਟ ਰੀਲੀਜ਼ ਆਈ.ਪੀ.
  ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ SR-IOV ਡਿਜ਼ਾਈਨ ਐਕਸample ਅਤੇ ਇੱਕ ਰੂਟ ਪੋਰਟ BFM ਟਾਰਗੇਟ ਐਂਡਪੁਆਇੰਟ ਨਾਲ ਇੰਟਰਫੇਸ ਕਰਨ ਲਈ।

ਚਿੱਤਰ 5. ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ SR-IOV 1×16 ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਬਲਾਕ ਡਾਇਗ੍ਰਾਮample ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ

ਚਿੱਤਰ 6. ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ SR-IOV 2×8 ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਬਲਾਕ ਡਾਇਗ੍ਰਾਮample ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ

ਟੈਸਟ ਪ੍ਰੋਗਰਾਮ 2 PF ਅਤੇ 32 VFs ਪ੍ਰਤੀ PF ਵਿੱਚ ਆਨ-ਚਿੱਪ ਮੈਮੋਰੀ ਵਿੱਚ ਉਸੇ ਸਥਾਨ ਤੋਂ ਡੇਟਾ ਨੂੰ ਲਿਖਦਾ ਅਤੇ ਪੜ੍ਹਦਾ ਹੈ। ਇਹ ਉਮੀਦ ਕੀਤੇ ਗਏ ਡੇਟਾ ਦੀ ਤੁਲਨਾ ਕਰਦਾ ਹੈ
ਨਤੀਜਾ ਟੈਸਟ ਰਿਪੋਰਟ ਕਰਦਾ ਹੈ, "ਸਫਲਤਾਪੂਰਣ ਸੰਪੂਰਨਤਾ ਦੇ ਕਾਰਨ ਸਿਮੂਲੇਸ਼ਨ ਬੰਦ ਹੋ ਗਈ" ਜੇਕਰ ਕੋਈ ਗਲਤੀ ਨਹੀਂ ਹੁੰਦੀ ਹੈ।
SR-IOV ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਹੇਠ ਲਿਖੀਆਂ ਸੰਰਚਨਾਵਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ:

• Gen4 x16 ਐਂਡਪੁਆਇੰਟ
• Gen3 x16 ਐਂਡਪੁਆਇੰਟ
• Gen4 x8x8 ਐਂਡਪੁਆਇੰਟ
• Gen3 x8x8 ਐਂਡਪੁਆਇੰਟ

ਚਿੱਤਰ 7. PCI ਐਕਸਪ੍ਰੈਸ 1×16 ਡਿਜ਼ਾਈਨ ਐਕਸ ਲਈ SR-IOV ਨਾਲ P-ਟਾਈਲ ਐਵਲੋਨ-ST ਲਈ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਸਿਸਟਮ ਸਮੱਗਰੀample

ਚਿੱਤਰ 8. PCI ਐਕਸਪ੍ਰੈਸ 2×8 ਡਿਜ਼ਾਈਨ ਐਕਸ ਲਈ SR-IOV ਨਾਲ P-ਟਾਈਲ ਐਵਲੋਨ-ST ਲਈ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਸਿਸਟਮ ਸਮੱਗਰੀample

ਤੇਜ਼ ਸ਼ੁਰੂਆਤ ਗਾਈਡ

Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ, ਤੁਸੀਂ ਇੱਕ ਪ੍ਰੋਗ੍ਰਾਮਡ I/O (PIO) ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰ ਸਕਦੇ ਹੋ।ampPCI ਐਕਸਪ੍ਰੈਸ* IP ਕੋਰ ਲਈ Intel FPGA P-ਟਾਈਲ Avalon-ST ਹਾਰਡ IP ਲਈ le. ਤਿਆਰ ਕੀਤਾ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਉਹਨਾਂ ਪੈਰਾਮੀਟਰਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜੋ ਤੁਸੀਂ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹੋ. ਪੀਆਈਓ ਸਾਬਕਾample ਇੱਕ ਹੋਸਟ ਪ੍ਰੋਸੈਸਰ ਤੋਂ ਇੱਕ ਟਾਰਗੇਟ ਡਿਵਾਈਸ ਵਿੱਚ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਕਰਦਾ ਹੈ। ਇਹ ਘੱਟ ਬੈਂਡਵਿਡਥ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਉਚਿਤ ਹੈ। ਇਹ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਆਪਣੇ ਆਪ ਹੀ ਬਣਾਉਂਦਾ ਹੈ fileਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਸੌਫਟਵੇਅਰ ਵਿੱਚ ਸਿਮੂਲੇਟ ਅਤੇ ਕੰਪਾਇਲ ਕਰਨ ਲਈ ਜ਼ਰੂਰੀ ਹੈ। ਤੁਸੀਂ ਕੰਪਾਇਲ ਕੀਤੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਆਪਣੇ FPGA ਵਿਕਾਸ ਬੋਰਡ 'ਤੇ ਡਾਊਨਲੋਡ ਕਰ ਸਕਦੇ ਹੋ। ਕਸਟਮ ਹਾਰਡਵੇਅਰ ਵਿੱਚ ਡਾਊਨਲੋਡ ਕਰਨ ਲਈ, Intel Quartus Prime ਸੈਟਿੰਗਾਂ ਨੂੰ ਅੱਪਡੇਟ ਕਰੋ File (.qsf) ਸਹੀ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ ਦੇ ਨਾਲ। ਚਿੱਤਰ 9. ਡਿਜ਼ਾਈਨ ਲਈ ਵਿਕਾਸ ਦੇ ਪੜਾਅ ਸਾਬਕਾample

ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। *ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ISO 9001:2015 ਰਜਿਸਟਰਡ
2.1 ਡਾਇਰੈਕਟਰੀ ਬਣਤਰ
ਚਿੱਤਰ 10. ਤਿਆਰ ਕੀਤੇ ਡਿਜ਼ਾਈਨ ਲਈ ਡਾਇਰੈਕਟਰੀ ਢਾਂਚਾ ਸਾਬਕਾample

2.2 ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨਾ ਸਾਬਕਾample
ਚਿੱਤਰ 11. ਵਿਧੀ

1. Intel Quartus Prime Pro Edition ਸਾਫਟਵੇਅਰ ਵਿੱਚ, ਇੱਕ ਨਵਾਂ ਪ੍ਰੋਜੈਕਟ ਬਣਾਓ (File ➤ ਨਵਾਂ ਪ੍ਰੋਜੈਕਟ ਸਹਾਇਕ)।
2. ਡਾਇਰੈਕਟਰੀ, ਨਾਮ, ਅਤੇ ਸਿਖਰ-ਪੱਧਰ ਦੀ ਇਕਾਈ ਨਿਰਧਾਰਤ ਕਰੋ।
3. ਪ੍ਰੋਜੈਕਟ ਕਿਸਮ ਲਈ, ਡਿਫੌਲਟ ਮੁੱਲ ਨੂੰ ਸਵੀਕਾਰ ਕਰੋ, ਖਾਲੀ ਪ੍ਰੋਜੈਕਟ। ਅੱਗੇ ਕਲਿੱਕ ਕਰੋ.
4. ਐਡ ਲਈ Files ਅੱਗੇ ਕਲਿੱਕ ਕਰੋ.
5. ਪਰਿਵਾਰ ਦੇ ਅਧੀਨ ਪਰਿਵਾਰ, ਡਿਵਾਈਸ ਅਤੇ ਬੋਰਡ ਸੈਟਿੰਗਾਂ ਲਈ, Intel Agilex ਜਾਂ Intel Stratix 10 ਦੀ ਚੋਣ ਕਰੋ।
6. ਜੇਕਰ ਤੁਸੀਂ ਆਖਰੀ ਪੜਾਅ ਵਿੱਚ Intel Stratix 10 ਨੂੰ ਚੁਣਿਆ ਹੈ, ਤਾਂ ਡਿਵਾਈਸ ਪੁੱਲ-ਡਾਊਨ ਮੀਨੂ ਵਿੱਚ Stratix 10 DX ਦੀ ਚੋਣ ਕਰੋ।
7. ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਲਈ ਟਾਰਗੇਟ ਡਿਵਾਈਸ ਚੁਣੋ।
8. ਸਮਾਪਤ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
9. IP ਕੈਟਾਲਾਗ ਵਿੱਚ PCI ਐਕਸਪ੍ਰੈਸ ਲਈ Intel P-Tile Avalon-ST ਹਾਰਡ IP ਲੱਭੋ ਅਤੇ ਜੋੜੋ।
10. ਨਵੇਂ IP ਵੇਰੀਐਂਟ ਡਾਇਲਾਗ ਬਾਕਸ ਵਿੱਚ, ਆਪਣੇ IP ਲਈ ਇੱਕ ਨਾਮ ਦਿਓ। ਬਣਾਓ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
11. ਸਿਖਰ-ਪੱਧਰ ਦੀਆਂ ਸੈਟਿੰਗਾਂ ਅਤੇ PCIe* ਸੈਟਿੰਗਾਂ ਟੈਬਾਂ 'ਤੇ, ਆਪਣੇ IP ਪਰਿਵਰਤਨ ਲਈ ਮਾਪਦੰਡ ਨਿਰਧਾਰਤ ਕਰੋ। ਜੇਕਰ ਤੁਸੀਂ SR-IOV ਡਿਜ਼ਾਈਨ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋample, SR-IOV ਨੂੰ ਸਮਰੱਥ ਕਰਨ ਲਈ ਹੇਠਾਂ ਦਿੱਤੇ ਕਦਮ ਚੁੱਕੋ:
    a PCIe* PCIe* PCI ਐਕਸਪ੍ਰੈਸ / PCI ਸਮਰੱਥਾ ਟੈਬ ਦੇ ਅਧੀਨ PCIe* ਡਿਵਾਈਸ ਟੈਬ 'ਤੇ, ਕਈ ਭੌਤਿਕ ਫੰਕਸ਼ਨਾਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ ਬਾਕਸ ਨੂੰ ਚੁਣੋ।
    ਬੀ. PCIe* ਮਲਟੀਫੰਕਸ਼ਨ ਅਤੇ SR-IOV ਸਿਸਟਮ ਸੈਟਿੰਗਜ਼ ਟੈਬ 'ਤੇ, SR-IOV ਸਹਾਇਤਾ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ ਅਤੇ PFs ਅਤੇ VFs ਦੀ ਸੰਖਿਆ ਨਿਰਧਾਰਤ ਕਰੋ। x8 ਸੰਰਚਨਾਵਾਂ ਲਈ, ਬਕਸੇ ਨੂੰ ਚੁਣੋ ਮਲਟੀਪਲ ਭੌਤਿਕ ਫੰਕਸ਼ਨਾਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ ਅਤੇ PCIe0 ਅਤੇ PCIe1 ਟੈਬਾਂ ਦੋਵਾਂ ਲਈ SR-IOV ਸਹਾਇਤਾ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ।
    c. PCIe* PCI ਐਕਸਪ੍ਰੈਸ / PCI ਸਮਰੱਥਾ ਟੈਬ ਦੇ ਅਧੀਨ PCIe* MSI-X ਟੈਬ 'ਤੇ, ਲੋੜ ਅਨੁਸਾਰ MSI-X ਵਿਸ਼ੇਸ਼ਤਾ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ।
    d. PCIe* ਬੇਸ ਐਡਰੈੱਸ ਰਜਿਸਟਰ ਟੈਬ 'ਤੇ, PF ਅਤੇ VF ਦੋਵਾਂ ਲਈ BAR0 ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ।
    ਈ. ਹੋਰ ਪੈਰਾਮੀਟਰ ਸੈਟਿੰਗਾਂ ਇਸ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਸਮਰਥਿਤ ਨਹੀਂ ਹਨample.
12. ਸਾਬਕਾ 'ਤੇampਡਿਜ਼ਾਈਨ ਟੈਬ 'ਤੇ, ਹੇਠ ਲਿਖੀਆਂ ਚੋਣਾਂ ਕਰੋ:
    a ਸਾਬਕਾ ਲਈampਲੇ ਡਿਜ਼ਾਇਨ Files, ਸਿਮੂਲੇਸ਼ਨ ਅਤੇ ਸਿੰਥੇਸਿਸ ਵਿਕਲਪਾਂ ਨੂੰ ਚਾਲੂ ਕਰੋ।
    ਜੇ ਤੁਹਾਨੂੰ ਇਹਨਾਂ ਸਿਮੂਲੇਸ਼ਨ ਜਾਂ ਸੰਸਲੇਸ਼ਣ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ files, ਅਨੁਸਾਰੀ ਵਿਕਲਪ(ਆਂ) ਨੂੰ ਬੰਦ ਕਰਨ ਨਾਲ ਸਾਬਕਾ ਨੂੰ ਮਹੱਤਵਪੂਰਨ ਤੌਰ 'ਤੇ ਘਟਾਉਂਦਾ ਹੈample ਡਿਜ਼ਾਈਨ ਪੀੜ੍ਹੀ ਦਾ ਸਮਾਂ.
    ਬੀ. ਤਿਆਰ ਕੀਤੇ HDL ਫਾਰਮੈਟ ਲਈ, ਮੌਜੂਦਾ ਰੀਲੀਜ਼ ਵਿੱਚ ਸਿਰਫ਼ ਵੇਰੀਲੌਗ ਉਪਲਬਧ ਹੈ।
    c. ਟਾਰਗੇਟ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਲਈ, ਜਾਂ ਤਾਂ Intel Stratix 10 DX P-Tile ES1 FPGA ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ, Intel Stratix 10 DX P-ਟਾਈਲ ਪ੍ਰੋਡਕਸ਼ਨ FPGA ਵਿਕਾਸ ਕਿੱਟ ਜਾਂ Intel Agilex F-Series P-Tile ES0 FPGA ਵਿਕਾਸ ਕਿੱਟ ਚੁਣੋ।
    13. ਜਨਰੇਟ ਐਕਸ ਚੁਣੋample ਡਿਜ਼ਾਈਨ ਬਣਾਉਣ ਲਈ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਕਿ ਤੁਸੀਂ ਸਿਮੂਲੇਟ ਕਰ ਸਕਦੇ ਹੋ ਅਤੇ ਹਾਰਡਵੇਅਰ ਨੂੰ ਡਾਊਨਲੋਡ ਕਰ ਸਕਦੇ ਹੋ। ਜੇਕਰ ਤੁਸੀਂ ਪੀ-ਟਾਈਲ ਡਿਵੈਲਪਮੈਂਟ ਬੋਰਡਾਂ ਵਿੱਚੋਂ ਇੱਕ ਦੀ ਚੋਣ ਕਰਦੇ ਹੋ, ਤਾਂ ਉਸ ਬੋਰਡ 'ਤੇ ਮੌਜੂਦ ਡਿਵਾਈਸ ਪਹਿਲਾਂ ਤੋਂ Intel Quartus ਪ੍ਰਾਈਮ ਪ੍ਰੋਜੈਕਟ ਵਿੱਚ ਚੁਣੀ ਗਈ ਡਿਵਾਈਸ ਨੂੰ ਓਵਰਰਾਈਟ ਕਰ ਦਿੰਦੀ ਹੈ ਜੇਕਰ ਡਿਵਾਈਸ ਵੱਖਰੀਆਂ ਹਨ। ਜਦੋਂ ਪ੍ਰੋਂਪਟ ਤੁਹਾਨੂੰ ਤੁਹਾਡੇ ਸਾਬਕਾ ਲਈ ਡਾਇਰੈਕਟਰੀ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਕਹਿੰਦਾ ਹੈample design, ਤੁਸੀਂ ਡਿਫਾਲਟ ਡਾਇਰੈਕਟਰੀ ਨੂੰ ਸਵੀਕਾਰ ਕਰ ਸਕਦੇ ਹੋ, ./intel_pcie_ptile_ast_0_example_design, ਜਾਂ ਕੋਈ ਹੋਰ ਡਾਇਰੈਕਟਰੀ ਚੁਣੋ।
    ਚਿੱਤਰ 12. Example ਡਿਜ਼ਾਈਨ ਟੈਬ
    
13. ਸਮਾਪਤ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਤੁਸੀਂ ਆਪਣਾ .ip ਬਚਾ ਸਕਦੇ ਹੋ file ਜਦੋਂ ਪੁੱਛਿਆ ਜਾਂਦਾ ਹੈ, ਪਰ ਸਾਬਕਾ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੇ ਯੋਗ ਹੋਣ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈample ਡਿਜ਼ਾਈਨ.
14. ਸਾਬਕਾ ਖੋਲ੍ਹੋampਲੇ ਡਿਜ਼ਾਈਨ ਪ੍ਰੋਜੈਕਟ.
15. ਸਾਬਕਾ ਨੂੰ ਕੰਪਾਇਲ ਕਰੋamp.sof ਤਿਆਰ ਕਰਨ ਲਈ le ਡਿਜ਼ਾਈਨ ਪ੍ਰੋਜੈਕਟ file ਪੂਰੀ ਸਾਬਕਾ ਲਈample ਡਿਜ਼ਾਈਨ. ਇਹ file ਉਹ ਹੈ ਜੋ ਤੁਸੀਂ ਹਾਰਡਵੇਅਰ ਤਸਦੀਕ ਕਰਨ ਲਈ ਬੋਰਡ 'ਤੇ ਡਾਊਨਲੋਡ ਕਰਦੇ ਹੋ।
16. ਆਪਣੇ ਸਾਬਕਾ ਨੂੰ ਬੰਦ ਕਰੋampਲੇ ਡਿਜ਼ਾਈਨ ਪ੍ਰੋਜੈਕਟ.
    ਨੋਟ ਕਰੋ ਕਿ ਤੁਸੀਂ Intel Quartus Prime ਪ੍ਰੋਜੈਕਟ ਵਿੱਚ PCIe ਪਿੰਨ ਅਲਾਟਮੈਂਟਾਂ ਨੂੰ ਨਹੀਂ ਬਦਲ ਸਕਦੇ ਹੋ। ਹਾਲਾਂਕਿ, ਪੀਸੀਬੀ ਰੂਟਿੰਗ ਨੂੰ ਆਸਾਨ ਬਣਾਉਣ ਲਈ, ਤੁਸੀਂ ਐਡਵਾਨ ਲੈ ਸਕਦੇ ਹੋtagਇਸ IP ਦੁਆਰਾ ਸਮਰਥਿਤ ਲੇਨ ਰਿਵਰਸਲ ਅਤੇ ਪੋਲਰਿਟੀ ਇਨਵਰਸ਼ਨ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ e।

2.3 ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰਨਾ ਸਾਬਕਾample
ਸਿਮੂਲੇਸ਼ਨ ਸੈੱਟਅੱਪ ਵਿੱਚ PCIe (DUT) ਲਈ P-tile Avalon Streaming IP ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ ਰੂਟ ਪੋਰਟ ਬੱਸ ਫੰਕਸ਼ਨਲ ਮਾਡਲ (BFM) ਦੀ ਵਰਤੋਂ ਸ਼ਾਮਲ ਹੈ ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿਖਾਇਆ ਗਿਆ ਹੈ
ਚਿੱਤਰ.
ਚਿੱਤਰ 13. PIO ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ

ਟੈਸਟਬੈਂਚ ਅਤੇ ਇਸ ਵਿਚਲੇ ਮਾਡਿਊਲਾਂ ਬਾਰੇ ਹੋਰ ਵੇਰਵਿਆਂ ਲਈ, ਪੰਨਾ 15 'ਤੇ ਟੈਸਟਬੈਂਚ ਵੇਖੋ।
ਨਿਮਨਲਿਖਤ ਪ੍ਰਵਾਹ ਚਿੱਤਰ ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰਨ ਦੇ ਕਦਮਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈampLe:
ਚਿੱਤਰ 14. ਵਿਧੀ

1.  ਟੈਸਟਬੈਂਚ ਸਿਮੂਲੇਸ਼ਨ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ ਬਦਲੋ, / pcie_ed_tb/pcie_ed_tb/sim/ /ਸਿਮੂਲੇਟਰ।
2. ਆਪਣੀ ਪਸੰਦ ਦੇ ਸਿਮੂਲੇਟਰ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਸਕ੍ਰਿਪਟ ਚਲਾਓ। ਹੇਠਾਂ ਦਿੱਤੀ ਸਾਰਣੀ ਨੂੰ ਵੇਖੋ।
3. ਨਤੀਜਿਆਂ ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ ਕਰੋ।

ਨੋਟ: P-ਟਾਈਲ ਸਮਾਨਾਂਤਰ PIPE ਸਿਮੂਲੇਸ਼ਨਾਂ ਦਾ ਸਮਰਥਨ ਨਹੀਂ ਕਰਦੀ ਹੈ।
ਸਾਰਣੀ 1. ਸਿਮੂਲੇਸ਼ਨ ਨੂੰ ਚਲਾਉਣ ਲਈ ਕਦਮ

ਸਿਮੂਲੇਟਰ	ਵਰਕਿੰਗ ਡਾਇਰੈਕਟਰੀ	ਹਦਾਇਤਾਂ
ModelSim*SE, Siemens* EDA QuestaSim*- Intel FPGA ਐਡੀਸ਼ਨ	<example_design>/pcie_ed_tb/ pcie_ed_tb/sim/mentor/	1. vsim ਨੂੰ ਚਲਾਓ (vsim ਟਾਈਪ ਕਰਕੇ, ਜੋ ਇੱਕ ਕੰਸੋਲ ਵਿੰਡੋ ਲਿਆਉਂਦਾ ਹੈ ਜਿੱਥੇ ਤੁਸੀਂ ਹੇਠ ਲਿਖੀਆਂ ਕਮਾਂਡਾਂ ਚਲਾ ਸਕਦੇ ਹੋ)। 2. msim_setup.tcl ਕਰੋ ਨੋਟ: ਵਿਕਲਪਕ ਤੌਰ 'ਤੇ, ਕਦਮ 1 ਅਤੇ 2 ਕਰਨ ਦੀ ਬਜਾਏ, ਤੁਸੀਂ ਟਾਈਪ ਕਰ ਸਕਦੇ ਹੋ: vsim -c -do msim_setup.tcl. 3. ld_debug 4. ਸਾਰੇ ਚਲਾਓ 5. ਇੱਕ ਸਫਲ ਸਿਮੂਲੇਸ਼ਨ ਹੇਠਾਂ ਦਿੱਤੇ ਸੁਨੇਹੇ ਨਾਲ ਖਤਮ ਹੁੰਦਾ ਹੈ, "ਸਫਲਤਾਪੂਰਣ ਸੰਪੂਰਨਤਾ ਦੇ ਕਾਰਨ ਸਿਮੂਲੇਸ਼ਨ ਬੰਦ ਹੋ ਗਿਆ!"
VCS*	<example_design>/pcie_ed_tb/ pcie_ed_tb/sim/synopsys/vcs	1. ਟਾਈਪ ਕਰੋ sh vcs_setup.sh USER_DEFINED_COMPILE_OPTIONS=”” USER_DEFINED_ELAB_OPTIONS=”-xlrm\ uniq_prior_final” USER_DEFINED_SIM_OPTIONS=””
ਜਾਰੀ…

ਸਿਮੂਲੇਟਰ	ਵਰਕਿੰਗ ਡਾਇਰੈਕਟਰੀ	ਹਦਾਇਤਾਂ
		ਨੋਟ: ਉੱਪਰ ਦਿੱਤੀ ਕਮਾਂਡ ਸਿੰਗਲ-ਲਾਈਨ ਕਮਾਂਡ ਹੈ। 2. ਇੱਕ ਸਫਲ ਸਿਮੂਲੇਸ਼ਨ ਹੇਠਾਂ ਦਿੱਤੇ ਸੁਨੇਹੇ ਨਾਲ ਖਤਮ ਹੁੰਦਾ ਹੈ, "ਸਫਲਤਾਪੂਰਣ ਸੰਪੂਰਨਤਾ ਦੇ ਕਾਰਨ ਸਿਮੂਲੇਸ਼ਨ ਬੰਦ ਹੋ ਗਿਆ!" ਨੋਟ: ਇੰਟਰਐਕਟਿਵ ਮੋਡ ਵਿੱਚ ਸਿਮੂਲੇਸ਼ਨ ਚਲਾਉਣ ਲਈ, ਹੇਠਾਂ ਦਿੱਤੇ ਕਦਮਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ: (ਜੇ ਤੁਸੀਂ ਪਹਿਲਾਂ ਹੀ ਗੈਰ-ਇੰਟਰਐਕਟਿਵ ਮੋਡ ਵਿੱਚ ਇੱਕ simv ਐਗਜ਼ੀਕਿਊਟੇਬਲ ਤਿਆਰ ਕੀਤਾ ਹੈ, ਤਾਂ simv ਅਤੇ simv.diadir ਨੂੰ ਮਿਟਾਓ) 1. vcs_setup.sh ਖੋਲ੍ਹੋ file ਅਤੇ VCS ਕਮਾਂਡ ਵਿੱਚ ਇੱਕ ਡੀਬੱਗ ਵਿਕਲਪ ਸ਼ਾਮਲ ਕਰੋ: vcs -debug_access+r 2. ਡਿਜ਼ਾਈਨ ਨੂੰ ਕੰਪਾਇਲ ਕਰੋ ਸਾਬਕਾample: sh vcs_setup.sh USER_DEFINED_ELAB_OPTIONS=”- xlrm\ uniq_prior_final” SKIP_SIM=1 3. ਇੰਟਰਐਕਟਿਵ ਮੋਡ ਵਿੱਚ ਸਿਮੂਲੇਸ਼ਨ ਸ਼ੁਰੂ ਕਰੋ: simv -gui &

ਇਹ ਟੈਸਟਬੈਂਚ ਇੱਕ Gen4 x16 ਵੇਰੀਐਂਟ ਤੱਕ ਸਿਮੂਲੇਟ ਕਰਦਾ ਹੈ।
ਸਿਮੂਲੇਸ਼ਨ ਰਿਪੋਰਟ ਕਰਦੀ ਹੈ, "ਸਫਲਤਾ ਨਾਲ ਮੁਕੰਮਲ ਹੋਣ ਕਾਰਨ ਸਿਮੂਲੇਸ਼ਨ ਬੰਦ ਹੋ ਗਈ" ਜੇਕਰ ਕੋਈ ਗਲਤੀ ਨਹੀਂ ਹੁੰਦੀ ਹੈ।
2.3.1 ਟੈਸਟਬੈਂਚ
ਟੈਸਟਬੈਂਚ ਸੰਰਚਨਾ ਅਤੇ ਮੈਮੋਰੀ ਲੈਣ-ਦੇਣ ਸ਼ੁਰੂ ਕਰਨ ਲਈ ਇੱਕ ਟੈਸਟ ਡਰਾਈਵਰ ਮੋਡੀਊਲ, altpcietb_bfm_rp_gen4_x16.sv ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। ਸ਼ੁਰੂਆਤੀ ਸਮੇਂ, ਟੈਸਟ ਡਰਾਈਵਰ ਮੋਡੀਊਲ ਰੂਟ ਪੋਰਟ ਅਤੇ ਐਂਡਪੁਆਇੰਟ ਕੌਂਫਿਗਰੇਸ਼ਨ ਸਪੇਸ ਰਜਿਸਟਰਾਂ ਤੋਂ ਜਾਣਕਾਰੀ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰਦਾ ਹੈ, ਤਾਂ ਜੋ ਤੁਸੀਂ ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਨਿਰਧਾਰਤ ਕੀਤੇ ਪੈਰਾਮੀਟਰਾਂ ਨਾਲ ਸਬੰਧ ਬਣਾ ਸਕੋ।
ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਅਤੇ ਟੈਸਟਬੈਂਚ ਗਤੀਸ਼ੀਲ ਤੌਰ 'ਤੇ ਉਸ ਸੰਰਚਨਾ ਦੇ ਅਧਾਰ 'ਤੇ ਤਿਆਰ ਕੀਤੇ ਜਾਂਦੇ ਹਨ ਜੋ ਤੁਸੀਂ PCIe ਲਈ P-ਟਾਈਲ IP ਲਈ ਚੁਣਦੇ ਹੋ। ਟੈਸਟਬੈਂਚ ਉਹਨਾਂ ਪੈਰਾਮੀਟਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ ਜੋ ਤੁਸੀਂ Intel Quartus Prime ਵਿੱਚ ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਵਿੱਚ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹੋ। ਇਹ ਟੈਸਟਬੈਂਚ ਸੀਰੀਅਲ ਪੀਸੀਆਈ ਐਕਸਪ੍ਰੈਸ ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਇੱਕ ×16 PCI ਐਕਸਪ੍ਰੈਸ ਲਿੰਕ ਤੱਕ ਦੀ ਨਕਲ ਕਰਦਾ ਹੈ। ਟੈਸਟਬੈਂਚ ਡਿਜ਼ਾਈਨ ਇੱਕ ਸਮੇਂ ਵਿੱਚ ਇੱਕ ਤੋਂ ਵੱਧ PCI ਐਕਸਪ੍ਰੈਸ ਲਿੰਕ ਨੂੰ ਸਿਮੂਲੇਟ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ। ਹੇਠਲਾ ਚਿੱਤਰ ਉੱਚ ਪੱਧਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ view PIO ਡਿਜ਼ਾਈਨ ਦੇ ਸਾਬਕਾample.
ਚਿੱਤਰ 15. PIO ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ

ਟੈਸਟਬੈਂਚ ਦਾ ਸਿਖਰ-ਪੱਧਰ ਹੇਠਾਂ ਦਿੱਤੇ ਮੁੱਖ ਮੋਡੀਊਲਾਂ ਨੂੰ ਸਥਾਪਿਤ ਕਰਦਾ ਹੈ:

• altpcietb_bfm_rp_gen4x16.sv — ਇਹ ਰੂਟ ਪੋਰਟ PCIe BFM ਹੈ।
  //ਡਾਇਰੈਕਟਰੀ ਮਾਰਗ
  /intel_pcie_ptile_ast_0_example_design/pcie_ed_tb/ip/
  pcie_ed_tb/dut_pcie_tb_ip/intel_pcie_ptile_tbed_ /ਸਿਮ
• pcie_ed_dut.ip: ਇਹ ਤੁਹਾਡੇ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤੇ ਪੈਰਾਮੀਟਰਾਂ ਵਾਲਾ ਅੰਤਮ ਬਿੰਦੂ ਡਿਜ਼ਾਈਨ ਹੈ।
  //ਡਾਇਰੈਕਟਰੀ ਮਾਰਗ
  /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed
• pcie_ed_pio0.ip: ਇਹ ਮੋਡੀਊਲ PIO ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਟ੍ਰਾਂਜੈਕਸ਼ਨਾਂ ਦਾ ਟੀਚਾ ਅਤੇ ਸ਼ੁਰੂਆਤੀ ਹੈample.
  //ਡਾਇਰੈਕਟਰੀ ਮਾਰਗ
  /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed
• pcie_ed_sriov0.ip: ਇਹ ਮੋਡੀਊਲ SR-IOV ਡਿਜ਼ਾਈਨ ਐਕਸ ਲਈ ਟ੍ਰਾਂਜੈਕਸ਼ਨਾਂ ਦਾ ਟੀਚਾ ਅਤੇ ਸ਼ੁਰੂਆਤੀ ਹੈample.
  //ਡਾਇਰੈਕਟਰੀ ਮਾਰਗ
  /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed

ਚਿੱਤਰ 16. SR-IOV ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ

ਇਸ ਤੋਂ ਇਲਾਵਾ, ਟੈਸਟਬੈਂਚ ਦੀਆਂ ਰੁਟੀਨ ਹਨ ਜੋ ਹੇਠਾਂ ਦਿੱਤੇ ਕੰਮ ਕਰਦੀਆਂ ਹਨ:

• ਲੋੜੀਂਦੀ ਬਾਰੰਬਾਰਤਾ 'ਤੇ ਐਂਡਪੁਆਇੰਟ ਲਈ ਹਵਾਲਾ ਘੜੀ ਤਿਆਰ ਕਰਦਾ ਹੈ।
• ਸ਼ੁਰੂਆਤ 'ਤੇ ਇੱਕ PCI ਐਕਸਪ੍ਰੈਸ ਰੀਸੈਟ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।

ਰੂਟ ਪੋਰਟ BFM ਬਾਰੇ ਹੋਰ ਵੇਰਵਿਆਂ ਲਈ, PCI ਐਕਸਪ੍ਰੈਸ ਉਪਭੋਗਤਾ ਗਾਈਡ ਲਈ Intel FPGA P-Tile Avalon ਸਟ੍ਰੀਮਿੰਗ IP ਦੇ TestBench ਅਧਿਆਏ ਨੂੰ ਵੇਖੋ।
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
Intel FPGA P-Tile Avalon ਸਟ੍ਰੀਮਿੰਗ IP PCI ਐਕਸਪ੍ਰੈਸ ਯੂਜ਼ਰ ਗਾਈਡ ਲਈ
2.3.1.1 ਟੈਸਟ ਡਰਾਈਵਰ ਮੋਡੀਊਲ
ਟੈਸਟ ਡਰਾਈਵਰ ਮੋਡੀਊਲ, intel_pcie_ptile_tbed_hwtcl.v, ਟਾਪਲੇਵਲ BFM,altpcietb_bfm_top_rp.v ਨੂੰ ਚਾਲੂ ਕਰਦਾ ਹੈ।
ਸਿਖਰ-ਪੱਧਰ ਦਾ BFM ਹੇਠ ਦਿੱਤੇ ਕਾਰਜਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ:

1. ਡਰਾਈਵਰ ਅਤੇ ਮਾਨੀਟਰ ਨੂੰ ਤਤਕਾਲ ਕਰਦਾ ਹੈ।
2. ਰੂਟ ਪੋਰਟ BFM ਨੂੰ ਸਥਾਪਿਤ ਕਰਦਾ ਹੈ।
3. ਸੀਰੀਅਲ ਇੰਟਰਫੇਸ ਨੂੰ ਚਾਲੂ ਕਰਦਾ ਹੈ।

ਸੰਰਚਨਾ ਮੋਡੀਊਲ, altpcietb_g3bfm_configure.v, ਹੇਠ ਦਿੱਤੇ ਕੰਮ ਕਰਦਾ ਹੈ:

1. BARs ਨੂੰ ਕੌਂਫਿਗਰ ਅਤੇ ਅਸਾਈਨ ਕਰਦਾ ਹੈ।
2. ਰੂਟ ਪੋਰਟ ਅਤੇ ਐਂਡਪੁਆਇੰਟ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਦਾ ਹੈ।
3. ਵਿਆਪਕ ਕੌਂਫਿਗਰੇਸ਼ਨ ਸਪੇਸ, ਬਾਰ, MSI, MSI-X, ਅਤੇ AER ਸੈਟਿੰਗਾਂ ਨੂੰ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰਦਾ ਹੈ।

2.3.1.2 PIO ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਲੇ ਟੈਸਟਬੈਂਚ

ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਪੀਆਈਓ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈample ਸਿਮੂਲੇਸ਼ਨ ਡਿਜ਼ਾਈਨ ਲੜੀ. ਪੀਆਈਓ ਡਿਜ਼ਾਈਨ ਲਈ ਟੈਸਟ ਸਾਬਕਾample ਨੂੰ apps_type_hwtcl ਪੈਰਾਮੀਟਰ ਨਾਲ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ
3. ਇਸ ਪੈਰਾਮੀਟਰ ਮੁੱਲ ਦੇ ਅਧੀਨ ਚੱਲਣ ਵਾਲੇ ਟੈਸਟਾਂ ਨੂੰ ebfm_cfg_rp_ep_rootport, find_mem_bar ਅਤੇ downstream_loop ਵਿੱਚ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 17. ਪੀਆਈਓ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਸਿਮੂਲੇਸ਼ਨ ਡਿਜ਼ਾਈਨ ਲੜੀ

ਟੈਸਟਬੈਂਚ ਲਿੰਕ ਸਿਖਲਾਈ ਨਾਲ ਸ਼ੁਰੂ ਹੁੰਦਾ ਹੈ ਅਤੇ ਫਿਰ ਗਿਣਤੀ ਲਈ IP ਦੀ ਸੰਰਚਨਾ ਸਪੇਸ ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ। ਇੱਕ ਕੰਮ ਜਿਸ ਨੂੰ downstream_loop ਕਿਹਾ ਜਾਂਦਾ ਹੈ (ਰੂਟ ਪੋਰਟ ਵਿੱਚ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ
PCIe BFM altpcietb_bfm_rp_gen4_x16.sv) ਫਿਰ PCIe ਲਿੰਕ ਟੈਸਟ ਕਰਦਾ ਹੈ। ਇਸ ਟੈਸਟ ਵਿੱਚ ਹੇਠਾਂ ਦਿੱਤੇ ਕਦਮ ਸ਼ਾਮਲ ਹਨ:

1. ਐਂਡਪੁਆਇੰਟ ਦੇ ਪਿੱਛੇ ਆਨ-ਚਿੱਪ ਮੈਮੋਰੀ ਵਿੱਚ ਡੇਟਾ ਦਾ ਇੱਕ ਸਿੰਗਲ ਡਵਰਡ ਲਿਖਣ ਲਈ ਇੱਕ ਮੈਮੋਰੀ ਰਾਈਟ ਕਮਾਂਡ ਜਾਰੀ ਕਰੋ।
2. ਔਨ-ਚਿੱਪ ਮੈਮੋਰੀ ਤੋਂ ਡਾਟਾ ਬੈਕ ਪੜ੍ਹਨ ਲਈ ਮੈਮੋਰੀ ਰੀਡ ਕਮਾਂਡ ਜਾਰੀ ਕਰੋ।
3. ਰੀਡ ਡੇਟਾ ਦੀ ਤੁਲਨਾ ਲਿਖਣ ਡੇਟਾ ਨਾਲ ਕਰੋ। ਜੇਕਰ ਉਹ ਮੇਲ ਖਾਂਦੇ ਹਨ, ਤਾਂ ਟੈਸਟ ਇਸ ਨੂੰ ਪਾਸ ਵਜੋਂ ਗਿਣਦਾ ਹੈ।
4. 1 ਦੁਹਰਾਓ ਲਈ ਕਦਮ 2, 3 ਅਤੇ 10 ਦੁਹਰਾਓ।

ਪਹਿਲੀ ਮੈਮੋਰੀ ਰਾਈਟ 219 ਸਾਡੇ ਆਲੇ-ਦੁਆਲੇ ਹੁੰਦੀ ਹੈ। ਇਸ ਤੋਂ ਬਾਅਦ PCIe ਲਈ P-ਟਾਈਲ ਹਾਰਡ IP ਦੇ Avalon-ST RX ਇੰਟਰਫੇਸ 'ਤੇ ਪੜ੍ਹੀ ਗਈ ਮੈਮੋਰੀ ਹੈ। Avalon-ST TX ਇੰਟਰਫੇਸ 'ਤੇ ਮੈਮੋਰੀ ਰੀਡ ਬੇਨਤੀ ਤੋਂ ਥੋੜ੍ਹੀ ਦੇਰ ਬਾਅਦ ਕੰਪਲੀਸ਼ਨ TLP ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ।
2.3.1.3 SR-IOV ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਲੇ ਟੈਸਟਬੈਂਚ
ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ SR-IOV ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈample ਸਿਮੂਲੇਸ਼ਨ ਡਿਜ਼ਾਈਨ ਲੜੀ. SR-IOV ਡਿਜ਼ਾਈਨ ਲਈ ਟੈਸਟ ਸਾਬਕਾample sriov_test ਨਾਮਕ ਕਾਰਜ ਦੁਆਰਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ,
ਜਿਸਨੂੰ altpcietb_bfm_cfbp.sv ਵਿੱਚ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 18. SR-IOV ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਸਿਮੂਲੇਸ਼ਨ ਡਿਜ਼ਾਈਨ ਲੜੀ

SR-IOV ਟੈਸਟਬੈਂਚ ਪ੍ਰਤੀ PF ਦੋ ਭੌਤਿਕ ਫੰਕਸ਼ਨਾਂ (PFs) ਅਤੇ 32 ਵਰਚੁਅਲ ਫੰਕਸ਼ਨਾਂ (VFs) ਤੱਕ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
ਟੈਸਟਬੈਂਚ ਲਿੰਕ ਸਿਖਲਾਈ ਨਾਲ ਸ਼ੁਰੂ ਹੁੰਦਾ ਹੈ ਅਤੇ ਫਿਰ ਗਿਣਤੀ ਲਈ IP ਦੀ ਸੰਰਚਨਾ ਸਪੇਸ ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ। ਇਸ ਤੋਂ ਬਾਅਦ, ਇਹ ਹੇਠਾਂ ਦਿੱਤੇ ਕਦਮਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ:

1. ਇੱਕ PF ਨੂੰ ਇੱਕ ਮੈਮੋਰੀ ਰਾਈਟ ਬੇਨਤੀ ਭੇਜੋ ਅਤੇ ਤੁਲਨਾ ਕਰਨ ਲਈ ਉਸੇ ਡੇਟਾ ਨੂੰ ਵਾਪਸ ਪੜ੍ਹਨ ਲਈ ਇੱਕ ਮੈਮੋਰੀ ਰੀਡ ਬੇਨਤੀ ਭੇਜੋ। ਜੇ ਪੜ੍ਹਿਆ ਡਾਟਾ ਲਿਖਣ ਦੇ ਡੇਟਾ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ, ਤਾਂ ਇਹ ਹੈ
   ਇੱਕ ਪਾਸ। ਇਹ ਟੈਸਟ my_test (altpcietb_bfm_cfbp.v ਵਿੱਚ ਪਰਿਭਾਸ਼ਿਤ) ਨਾਮਕ ਕਾਰਜ ਦੁਆਰਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਹ ਟੈਸਟ ਹਰੇਕ ਪੀਐਫ ਲਈ ਦੋ ਵਾਰ ਦੁਹਰਾਇਆ ਜਾਂਦਾ ਹੈ।
2. ਇੱਕ VF ਨੂੰ ਇੱਕ ਮੈਮੋਰੀ ਲਿਖਣ ਦੀ ਬੇਨਤੀ ਭੇਜੋ ਅਤੇ ਉਸ ਤੋਂ ਬਾਅਦ ਇੱਕ ਮੈਮੋਰੀ ਰੀਡ ਬੇਨਤੀ ਨੂੰ ਤੁਲਨਾ ਕਰਨ ਲਈ ਉਸੇ ਡੇਟਾ ਨੂੰ ਵਾਪਸ ਪੜ੍ਹਨ ਲਈ ਭੇਜੋ। ਜੇ ਪੜ੍ਹਿਆ ਡਾਟਾ ਲਿਖਣ ਦੇ ਡੇਟਾ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ, ਤਾਂ ਇਹ ਹੈ
   ਇੱਕ ਪਾਸ। ਇਹ ਟੈਸਟ cfbp_target_test (altpcietb_bfm_cfbp.v ਵਿੱਚ ਪਰਿਭਾਸ਼ਿਤ) ਨਾਮਕ ਕਾਰਜ ਦੁਆਰਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਹ ਟੈਸਟ ਹਰੇਕ VF ਲਈ ਦੁਹਰਾਇਆ ਜਾਂਦਾ ਹੈ।

ਪਹਿਲੀ ਮੈਮੋਰੀ ਰਾਈਟ ਸਾਡੇ 263 ਦੇ ਆਸਪਾਸ ਹੁੰਦੀ ਹੈ। ਇਸ ਤੋਂ ਬਾਅਦ PCIe ਲਈ P-ਟਾਈਲ ਹਾਰਡ IP ਦੇ PF0 ਦੇ Avalon-ST RX ਇੰਟਰਫੇਸ 'ਤੇ ਪੜ੍ਹੀ ਗਈ ਮੈਮੋਰੀ ਹੈ। Avalon-ST TX ਇੰਟਰਫੇਸ 'ਤੇ ਮੈਮੋਰੀ ਰੀਡ ਬੇਨਤੀ ਤੋਂ ਥੋੜ੍ਹੀ ਦੇਰ ਬਾਅਦ ਕੰਪਲੀਸ਼ਨ TLP ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ।
2.4 ਡਿਜ਼ਾਈਨ ਕੰਪਾਇਲ ਕਰਨਾ ਸਾਬਕਾample

1. 'ਤੇ ਨੈਵੀਗੇਟ ਕਰੋ /intel_pcie_ptile_ast_0_example_design/ ਅਤੇ pcie_ed.qpf ਖੋਲ੍ਹੋ।
2. ਜੇਕਰ ਤੁਸੀਂ ਹੇਠਾਂ ਦਿੱਤੀਆਂ ਦੋ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟਾਂ ਵਿੱਚੋਂ ਕਿਸੇ ਇੱਕ ਦੀ ਚੋਣ ਕਰਦੇ ਹੋ, ਤਾਂ VID-ਸਬੰਧਤ ਸੈਟਿੰਗਾਂ .qsf ਵਿੱਚ ਸ਼ਾਮਲ ਕੀਤੀਆਂ ਜਾਂਦੀਆਂ ਹਨ। file ਤਿਆਰ ਕੀਤੇ ਡਿਜ਼ਾਈਨ ਦੇ ਸਾਬਕਾample, ਅਤੇ ਤੁਹਾਨੂੰ ਉਹਨਾਂ ਨੂੰ ਹੱਥੀਂ ਜੋੜਨ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ। ਨੋਟ ਕਰੋ ਕਿ ਇਹ ਸੈਟਿੰਗਾਂ ਬੋਰਡ-ਵਿਸ਼ੇਸ਼ ਹਨ।
   • Intel Stratix 10 DX P-Tile ES1 FPGA ਵਿਕਾਸ ਕਿੱਟ
   • Intel Stratix 10 DX P-ਟਾਈਲ ਉਤਪਾਦਨ FPGA ਵਿਕਾਸ ਕਿੱਟ
   • Intel Agilex F-Series P-Tile ES0 FPGA ਵਿਕਾਸ ਕਿੱਟ
3. ਪ੍ਰੋਸੈਸਿੰਗ ਮੀਨੂ 'ਤੇ, ਸੰਕਲਨ ਸ਼ੁਰੂ ਕਰੋ ਦੀ ਚੋਣ ਕਰੋ।

2.5 ਲੀਨਕਸ ਕਰਨਲ ਡਰਾਈਵਰ ਨੂੰ ਇੰਸਟਾਲ ਕਰਨਾ

ਇਸ ਤੋਂ ਪਹਿਲਾਂ ਕਿ ਤੁਸੀਂ ਡਿਜ਼ਾਈਨ ਦੀ ਜਾਂਚ ਕਰ ਸਕੋ ਸਾਬਕਾampਹਾਰਡਵੇਅਰ ਵਿੱਚ, ਤੁਹਾਨੂੰ ਲੀਨਕਸ ਕਰਨਲ ਨੂੰ ਇੰਸਟਾਲ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ
ਡਰਾਈਵਰ ਤੁਸੀਂ ਹੇਠਾਂ ਦਿੱਤੇ ਟੈਸਟ ਕਰਨ ਲਈ ਇਸ ਡਰਾਈਵਰ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ:
• ਇੱਕ PCIe ਲਿੰਕ ਟੈਸਟ ਜੋ 100 ਲਿਖਦਾ ਅਤੇ ਪੜ੍ਹਦਾ ਹੈ
• ਮੈਮੋਰੀ ਸਪੇਸ DWORD
ਪੜ੍ਹਦਾ ਅਤੇ ਲਿਖਦਾ ਹੈ
• ਕੌਂਫਿਗਰੇਸ਼ਨ ਸਪੇਸ DWORD ਪੜ੍ਹਦਾ ਅਤੇ ਲਿਖਦਾ ਹੈ
(1)
ਇਸ ਤੋਂ ਇਲਾਵਾ, ਤੁਸੀਂ ਹੇਠਾਂ ਦਿੱਤੇ ਪੈਰਾਮੀਟਰਾਂ ਦੇ ਮੁੱਲ ਨੂੰ ਬਦਲਣ ਲਈ ਡਰਾਈਵਰ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ:
• ਵਰਤੀ ਜਾ ਰਹੀ ਬਾਰ
• ਚੁਣੀ ਗਈ ਡਿਵਾਈਸ (ਬੱਸ, ਡਿਵਾਈਸ ਅਤੇ ਫੰਕਸ਼ਨ (BDF) ਨੰਬਰ ਦੱਸ ਕੇ
ਯੰਤਰ)
ਕਰਨਲ ਡਰਾਈਵਰ ਨੂੰ ਇੰਸਟਾਲ ਕਰਨ ਲਈ ਹੇਠਾਂ ਦਿੱਤੇ ਕਦਮਾਂ ਨੂੰ ਪੂਰਾ ਕਰੋ:

1. ਸਾਬਕਾ ਦੇ ਤਹਿਤ ./software/kernel/linux 'ਤੇ ਜਾਓample ਡਿਜ਼ਾਈਨ ਜਨਰੇਸ਼ਨ ਡਾਇਰੈਕਟਰੀ.
2. ਇੰਸਟੌਲ, ਲੋਡ ਅਤੇ ਅਨਲੋਡ 'ਤੇ ਅਨੁਮਤੀਆਂ ਨੂੰ ਬਦਲੋ files:
   $ chmod 777 ਇੰਸਟਾਲ ਲੋਡ ਅਨਲੋਡ
3. ਡਰਾਈਵਰ ਇੰਸਟਾਲ ਕਰੋ:
   $ sudo ./install
4. ਡਰਾਈਵਰ ਇੰਸਟਾਲੇਸ਼ਨ ਦੀ ਪੁਸ਼ਟੀ ਕਰੋ:
   $lsmod | grep intel_fpga_pcie_drv
   ਸੰਭਾਵਿਤ ਨਤੀਜਾ:
   intel_fpga_pcie_drv 17792 0
5. ਤਸਦੀਕ ਕਰੋ ਕਿ ਲੀਨਕਸ PCIe ਡਿਜ਼ਾਈਨ ਨੂੰ ਪਛਾਣਦਾ ਹੈampLe:
   $lspci -d 1172:000 -v | grep intel_fpga_pcie_drv
   ਨੋਟ: ਜੇਕਰ ਤੁਸੀਂ ਵਿਕਰੇਤਾ ਆਈਡੀ ਬਦਲ ਦਿੱਤੀ ਹੈ, ਤਾਂ ਇੰਟੈੱਲ ਦੇ ਲਈ ਨਵੀਂ ਵਿਕਰੇਤਾ ਆਈਡੀ ਬਦਲੋ
   ਇਸ ਕਮਾਂਡ ਵਿੱਚ ਵਿਕਰੇਤਾ ਆਈ.ਡੀ.
   ਸੰਭਾਵਿਤ ਨਤੀਜਾ:
   ਵਰਤਣ ਵਿੱਚ ਕਰਨਲ ਡਰਾਈਵਰ: intel_fpga_pcie_drv

2.6 ਡਿਜ਼ਾਈਨ ਨੂੰ ਚਲਾਉਣਾ ਸਾਬਕਾample
ਇੱਥੇ ਉਹ ਟੈਸਟ ਓਪਰੇਸ਼ਨ ਹਨ ਜੋ ਤੁਸੀਂ P-Tile Avalon-ST PCIe ਡਿਜ਼ਾਈਨ 'ਤੇ ਕਰ ਸਕਦੇ ਹੋamples:

1. ਇਸ ਉਪਭੋਗਤਾ ਗਾਈਡ ਦੇ ਦੌਰਾਨ, ਸ਼ਬਦ ਸ਼ਬਦ, DWORD ਅਤੇ QWORD ਦਾ ਉਹੀ ਅਰਥ ਹੈ ਜੋ ਉਹਨਾਂ ਦਾ PCI ਐਕਸਪ੍ਰੈਸ ਬੇਸ ਨਿਰਧਾਰਨ ਵਿੱਚ ਹੈ। ਇੱਕ ਸ਼ਬਦ 16 ਬਿੱਟ ਹੈ, ਇੱਕ DWORD 32 ਬਿੱਟ ਹੈ, ਅਤੇ ਇੱਕ QWORD 64 ਬਿੱਟ ਹੈ।

ਟੇਬਲ 2. ਪੀ-ਟਾਈਲ ਐਵਲੋਨ-ਐਸਟੀ PCIe ਡਿਜ਼ਾਈਨ ਐਕਸ ਦੁਆਰਾ ਸਮਰਥਿਤ ਟੈਸਟ ਓਪਰੇਸ਼ਨamples

ਸੰਚਾਲਨ	ਲੋੜੀਂਦਾ ਬਾਰ	P-Tile Avalon-ST PCIe ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਦੁਆਰਾ ਸਮਰਥਿਤample
0: ਲਿੰਕ ਟੈਸਟ - 100 ਲਿਖਦੇ ਅਤੇ ਪੜ੍ਹਦੇ ਹਨ	0	ਹਾਂ
1: ਮੈਮੋਰੀ ਸਪੇਸ ਲਿਖੋ	0	ਹਾਂ
2: ਮੈਮੋਰੀ ਸਪੇਸ ਪੜ੍ਹੋ	0	ਹਾਂ
3: ਸੰਰਚਨਾ ਸਪੇਸ ਲਿਖੋ	N/A	ਹਾਂ
4: ਸੰਰਚਨਾ ਸਪੇਸ ਪੜ੍ਹੋ	N/A	ਹਾਂ
5: ਬਾਰ ਬਦਲੋ	N/A	ਹਾਂ
6: ਡਿਵਾਈਸ ਬਦਲੋ	N/A	ਹਾਂ
7: SR-IOV ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ	N/A	ਹਾਂ (*)
8: ਮੌਜੂਦਾ ਡਿਵਾਈਸ ਨਾਲ ਸਬੰਧਤ ਹਰੇਕ ਸਮਰੱਥ ਵਰਚੁਅਲ ਫੰਕਸ਼ਨ ਲਈ ਇੱਕ ਲਿੰਕ ਟੈਸਟ ਕਰੋ	N/A	ਹਾਂ (*)
9: DMA ਕਰੋ	N/A	ਨੰ
10: ਪ੍ਰੋਗਰਾਮ ਛੱਡੋ	N/A	ਹਾਂ

ਨੋਟ: (*) ਇਹ ਟੈਸਟ ਓਪਰੇਸ਼ਨ ਸਿਰਫ਼ ਉਦੋਂ ਉਪਲਬਧ ਹੁੰਦੇ ਹਨ ਜਦੋਂ SR-IOV ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਚੁਣਿਆ ਗਿਆ ਹੈ।
2.6.1. ਪੀਆਈਓ ਡਿਜ਼ਾਈਨ ਨੂੰ ਚਲਾਉਣਾ ਸਾਬਕਾample

1. ./software/user/ex 'ਤੇ ਨੈਵੀਗੇਟ ਕਰੋampਡਿਜ਼ਾਇਨ ਸਾਬਕਾ ਦੇ ਤਹਿਤ leample ਡਾਇਰੈਕਟਰੀ.
2. ਡਿਜ਼ਾਈਨ ਨੂੰ ਕੰਪਾਇਲ ਕਰੋ ਸਾਬਕਾampਲੇ ਐਪਲੀਕੇਸ਼ਨ:
   $ ਬਣਾਉ
3. ਟੈਸਟ ਚਲਾਓ:
   $ sudo ./intel_fpga_pcie_link_test
   ਤੁਸੀਂ Intel FPGA IP PCIe ਲਿੰਕ ਟੈਸਟ ਨੂੰ ਮੈਨੂਅਲ ਜਾਂ ਆਟੋਮੈਟਿਕ ਮੋਡ ਵਿੱਚ ਚਲਾ ਸਕਦੇ ਹੋ। ਇਸ ਵਿੱਚੋਂ ਚੁਣੋ:
   • ਆਟੋਮੈਟਿਕ ਮੋਡ ਵਿੱਚ, ਐਪਲੀਕੇਸ਼ਨ ਆਪਣੇ ਆਪ ਡਿਵਾਈਸ ਦੀ ਚੋਣ ਕਰਦੀ ਹੈ। ਟੈਸਟ ਵਿਕਰੇਤਾ ID ਨਾਲ ਮੇਲ ਕਰਕੇ ਸਭ ਤੋਂ ਘੱਟ BDF ਵਾਲੇ Intel PCIe ਡਿਵਾਈਸ ਦੀ ਚੋਣ ਕਰਦਾ ਹੈ।
   ਟੈਸਟ ਸਭ ਤੋਂ ਘੱਟ ਉਪਲਬਧ ਬਾਰ ਨੂੰ ਵੀ ਚੁਣਦਾ ਹੈ।
   • ਮੈਨੂਅਲ ਮੋਡ ਵਿੱਚ, ਟੈਸਟ ਤੁਹਾਨੂੰ ਬੱਸ, ਡਿਵਾਈਸ, ਅਤੇ ਫੰਕਸ਼ਨ ਨੰਬਰ ਅਤੇ BAR ਲਈ ਪੁੱਛਦਾ ਹੈ।
   Intel Stratix 10 DX ਜਾਂ Intel Agilex ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਲਈ, ਤੁਸੀਂ ਇਹ ਨਿਰਧਾਰਤ ਕਰ ਸਕਦੇ ਹੋ
   ਹੇਠ ਦਿੱਤੀ ਕਮਾਂਡ ਟਾਈਪ ਕਰਕੇ BDF:
   $lspci -d 1172:
   4. ਇੱਥੇ ਐੱਸampਆਟੋਮੈਟਿਕ ਅਤੇ ਮੈਨੂਅਲ ਮੋਡਾਂ ਲਈ le ਟ੍ਰਾਂਸਕ੍ਰਿਪਟਸ:
   ਆਟੋਮੈਟਿਕ ਮੋਡ:

ਮੈਨੁਅਲ ਮੋਡ:

ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
PCIe ਲਿੰਕ ਇੰਸਪੈਕਟਰ ਓਵਰview
ਭੌਤਿਕ, ਡੇਟਾ ਲਿੰਕ ਅਤੇ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਲੇਅਰਾਂ 'ਤੇ ਲਿੰਕ ਦੀ ਨਿਗਰਾਨੀ ਕਰਨ ਲਈ PCIe ਲਿੰਕ ਇੰਸਪੈਕਟਰ ਦੀ ਵਰਤੋਂ ਕਰੋ।
2.6.2. SR-IOV ਡਿਜ਼ਾਈਨ ਨੂੰ ਚਲਾਉਣਾ ਸਾਬਕਾample

ਇੱਥੇ SR-IOV ਡਿਜ਼ਾਈਨ ਐਕਸ ਦੀ ਜਾਂਚ ਕਰਨ ਲਈ ਕਦਮ ਹਨampਹਾਰਡਵੇਅਰ 'ਤੇ le:

1. ਸੂਡੋ ਚਲਾ ਕੇ Intel FPGA IP PCIe ਲਿੰਕ ਟੈਸਟ ਚਲਾਓ।/
   intel_fpga_pcie_link_test ਕਮਾਂਡ ਅਤੇ ਫਿਰ ਵਿਕਲਪ 1 ਦੀ ਚੋਣ ਕਰੋ:
   ਹੱਥੀਂ ਇੱਕ ਡਿਵਾਈਸ ਚੁਣੋ।
2. ਭੌਤਿਕ ਫੰਕਸ਼ਨ ਦਾ BDF ਦਾਖਲ ਕਰੋ ਜਿਸ ਲਈ ਵਰਚੁਅਲ ਫੰਕਸ਼ਨ ਨਿਰਧਾਰਤ ਕੀਤੇ ਗਏ ਹਨ।
3. ਟੈਸਟ ਮੀਨੂ 'ਤੇ ਜਾਣ ਲਈ ਬਾਰ "0" ਦਰਜ ਕਰੋ।
4. ਮੌਜੂਦਾ ਡਿਵਾਈਸ ਲਈ SR-IOV ਨੂੰ ਸਮਰੱਥ ਕਰਨ ਲਈ ਵਿਕਲਪ 7 ਦਾਖਲ ਕਰੋ।
5. ਮੌਜੂਦਾ ਡਿਵਾਈਸ ਲਈ ਸਮਰੱਥ ਕੀਤੇ ਜਾਣ ਵਾਲੇ ਵਰਚੁਅਲ ਫੰਕਸ਼ਨਾਂ ਦੀ ਸੰਖਿਆ ਦਰਜ ਕਰੋ।
   
6. ਭੌਤਿਕ ਫੰਕਸ਼ਨ ਲਈ ਨਿਰਧਾਰਤ ਕੀਤੇ ਗਏ ਹਰੇਕ ਸਮਰੱਥ ਵਰਚੁਅਲ ਫੰਕਸ਼ਨ ਲਈ ਲਿੰਕ ਟੈਸਟ ਕਰਨ ਲਈ ਵਿਕਲਪ 8 ਦਾਖਲ ਕਰੋ। ਲਿੰਕ ਟੈਸਟ ਐਪਲੀਕੇਸ਼ਨ 100 ਮੈਮੋਰੀ ਰਾਈਟਸ ਹਰੇਕ ਡੇਟਾ ਦੇ ਇੱਕ ਡਵਰਡ ਨਾਲ ਕਰੇਗੀ ਅਤੇ ਫਿਰ ਜਾਂਚ ਲਈ ਡੇਟਾ ਨੂੰ ਵਾਪਸ ਪੜ੍ਹੇਗੀ। ਐਪਲੀਕੇਸ਼ਨ ਵਰਚੁਅਲ ਫੰਕਸ਼ਨਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਪ੍ਰਿੰਟ ਕਰੇਗੀ ਜੋ ਟੈਸਟਿੰਗ ਦੇ ਅੰਤ ਵਿੱਚ ਲਿੰਕ ਟੈਸਟ ਵਿੱਚ ਅਸਫਲ ਰਹੇ ਹਨ।
   7. ਇੱਕ ਨਵੇਂ ਟਰਮੀਨਲ ਵਿੱਚ, lspci –d 1172 ਚਲਾਓ: | grep -c “Altera” ਕਮਾਂਡ PFs ਅਤੇ VFs ਦੀ ਗਿਣਤੀ ਦੀ ਪੁਸ਼ਟੀ ਕਰਨ ਲਈ। ਸੰਭਾਵਿਤ ਨਤੀਜਾ ਭੌਤਿਕ ਫੰਕਸ਼ਨਾਂ ਦੀ ਸੰਖਿਆ ਅਤੇ ਵਰਚੁਅਲ ਫੰਕਸ਼ਨਾਂ ਦੀ ਸੰਖਿਆ ਦਾ ਜੋੜ ਹੈ।

ਪੀਸੀਆਈ ਐਕਸਪ੍ਰੈਸ ਡਿਜ਼ਾਈਨ ਲਈ ਪੀ-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਆਈ.ਪੀ

Example ਯੂਜ਼ਰ ਗਾਈਡ ਆਰਕਾਈਵਜ਼

Intel Quartus Prime ਸੰਸਕਰਣ	ਯੂਜ਼ਰ ਗਾਈਡ
21.2	PCI ਐਕਸਪ੍ਰੈਸ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਪੀ-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਆਈ.ਪੀampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ
20.3	PCI ਐਕਸਪ੍ਰੈਸ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਪੀ-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਆਈ.ਪੀampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ
20.2	PCI ਐਕਸਪ੍ਰੈਸ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਪੀ-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਆਈ.ਪੀampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ
20.1	PCI ਐਕਸਪ੍ਰੈਸ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਪੀ-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਆਈ.ਪੀampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ
19.4	PCI ਐਕਸਪ੍ਰੈਸ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਪੀ-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਆਈ.ਪੀampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ
19.1.1	PCI ਐਕਸਪ੍ਰੈਸ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਪੀ-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਆਈ.ਪੀampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ

ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। *ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ISO
9001:2015
ਰਜਿਸਟਰਡ

Intel P-Tile Avalon ਲਈ ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ

PCIe ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਸਟ੍ਰੀਮਿੰਗ ਹਾਰਡ ਆਈ.ਪੀampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ

ਦਸਤਾਵੇਜ਼ ਸੰਸਕਰਣ	Intel Quartus Prime ਸੰਸਕਰਣ	IP ਸੰਸਕਰਣ	ਤਬਦੀਲੀਆਂ
2021.10.04	21.3	6.0.0	SR-IOV ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਸਮਰਥਿਤ ਸੰਰਚਨਾਵਾਂ ਨੂੰ ਬਦਲਿਆ ਗਿਆ ਹੈampਸਿੰਗਲ ਰੂਟ I/O ਵਰਚੁਅਲਾਈਜੇਸ਼ਨ (SR-IOV) ਡਿਜ਼ਾਈਨ ਐਕਸ ਲਈ ਫੰਕਸ਼ਨਲ ਵਰਣਨ ਵਿੱਚ Gen3 x16 EP ਅਤੇ Gen4 x16 EP ਤੋਂ Gen3 x8 EP ਅਤੇ Gen4 x8 EP ਤੱਕample ਭਾਗ. ਡਿਜ਼ਾਈਨ ਐਕਸ ਨੂੰ ਤਿਆਰ ਕਰਨ ਲਈ ਇੰਟੈਲ ਸਟ੍ਰੈਟਿਕਸ 10 ਡੀਐਕਸ ਪੀ-ਟਾਈਲ ਪ੍ਰੋਡਕਸ਼ਨ FPGA ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਲਈ ਸਮਰਥਨ ਜੋੜਿਆ ਗਿਆample ਭਾਗ.
2021.07.01	21.2	5.0.0	PIO ਅਤੇ SR-IOV ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਵੇਵਫਾਰਮ ਨੂੰ ਹਟਾਇਆ ਗਿਆampਸੈਕਸ਼ਨ ਤੋਂ ਲੈਸ ਸਿਮੂਲੇਟਿੰਗ ਦਿ ਡਿਜ਼ਾਈਨ ਐਕਸample. ਭਾਗ ਵਿੱਚ BDF ਨੂੰ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰਨ ਲਈ ਕਮਾਂਡ ਨੂੰ ਅੱਪਡੇਟ ਕੀਤਾ ਪੀਆਈਓ ਡਿਜ਼ਾਈਨ ਨੂੰ ਚਲਾਉਣਾ ਸਾਬਕਾample.
2020.10.05	20.3	3.1.0	ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਤੋਂ ਰਜਿਸਟਰ ਸੈਕਸ਼ਨ ਨੂੰ ਹਟਾ ਦਿੱਤਾ ਗਿਆ ਹੈamples ਕੋਲ ਕੋਈ ਕੰਟਰੋਲ ਰਜਿਸਟਰ ਨਹੀਂ ਹੈ।
2020.07.10	20.2	3.0.0	ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਵੇਵਫਾਰਮ, ਟੈਸਟ ਕੇਸ ਵਰਣਨ ਅਤੇ ਟੈਸਟ ਨਤੀਜੇ ਦੇ ਵੇਰਵੇ ਸ਼ਾਮਲ ਕੀਤੇ ਗਏ ਹਨamples. ਮਾਡਲਸਿਮ ਸਿਮੂਲੇਟਰ ਲਈ ਸਿਮੂਲੇਟਿੰਗ ਦਿ ਡਿਜ਼ਾਈਨ ਐਕਸ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਨਿਰਦੇਸ਼ ਸ਼ਾਮਲ ਕੀਤੇ ਗਏ ਹਨample ਭਾਗ.
2020.05.07	20.1	2.0.0	ਪੀਸੀਆਈ ਐਕਸਪ੍ਰੈਸ ਡਿਜ਼ਾਈਨ ਐਕਸ ਲਈ ਇੰਟੇਲ ਐਫਪੀਜੀਏ ਪੀ-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਆਈਪੀ ਲਈ ਦਸਤਾਵੇਜ਼ ਸਿਰਲੇਖ ਨੂੰ ਅਪਡੇਟ ਕੀਤਾ ਗਿਆampਨਵੇਂ ਕਾਨੂੰਨੀ ਨਾਮਕਰਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਵਰਤੋਂਕਾਰ ਗਾਈਡ। VCS ਇੰਟਰਐਕਟਿਵ ਮੋਡ ਸਿਮੂਲੇਸ਼ਨ ਕਮਾਂਡ ਨੂੰ ਅੱਪਡੇਟ ਕੀਤਾ ਗਿਆ।
2019.12.16	19.4	1.1.0	SR-IOV ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆample ਵਰਣਨ.
2019.11.13	19.3	1.0.0	ਸਮਰਥਿਤ ਸੰਰਚਨਾਵਾਂ ਦੀ ਸੂਚੀ ਵਿੱਚ Gen4 x8 ਐਂਡਪੁਆਇੰਟ ਅਤੇ Gen3 x8 ਐਂਡਪੁਆਇੰਟ ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆ।
2019.05.03	19.1.1	1.0.0	ਸ਼ੁਰੂਆਤੀ ਰੀਲੀਜ਼।

ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। *ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ISO
9001:2015
ਰਜਿਸਟਰਡ

ਆਨਲਾਈਨ ਵਰਜਨ
ਫੀਡਬੈਕ ਭੇਜੋ
ID: 683038
UG-20234
ਸੰਸਕਰਣ: 2021.10.04

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

PCI ਐਕਸਪ੍ਰੈਸ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ intel FPGA P-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਆਈ.ਪੀample [pdf] ਯੂਜ਼ਰ ਗਾਈਡ FPGA P-ਟਾਈਲ, PCI ਐਕਸਪ੍ਰੈਸ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਆਈ.ਪੀample, FPGA P-Tile Avalon Streaming IP for PCI Express Design Example, FPGA P-ਟਾਈਲ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਆਈ.ਪੀ

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ